该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法，该方法基于相干采样理论，通过合理设置TDC主时钟和校准信号之间的频率差，结合输出信号保持电路，产生校准用的随机信号，在码密度校准过程中，随机信号均匀分布在TDC的延时路径上，实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC，利用该方法校准plain TDC的码宽(抽头延迟时间)，研究校准了2抽头方式下的TDC的性能参数，时间分辨率(对应TDC的最低有效位，Least Significant Bit, LSB)为24.9 ps，微分非线性为(–0.84～3.1)LSB，积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现，多次测试考核结果表明，单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源，重复性、稳定性较好，实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。

该文提出一种基于阵列天线和协方差矩阵的频谱感知算法，该算法能够在噪声不确定性的条件下进行盲频谱感知。该算法在协方差矩阵的基础上，构建新的检测统计量，推导判决门限，对检测统计量与判决门限进行比较进而做出最终判决；在主用户信号到达方向与认知用户接收天线法线方向不一致的情况下，为使认知用户能完全接收主用户信号，利用了阵列天线技术。仿真结果表明，与Zeng等人(2009)提出的绝对值协方差矩阵频谱感知算法(Covariance Absolute Value Spectrum Sensing, CAVSS)相比，该算法判决门限的计算方法更加准确；在相同条件下，该算法的检测概率高于CAVSS。