Wang Xiaoyun等(2005)给出了MD5能产生碰撞的一个充分条件集，并首次成功对MD5进行了碰撞攻击。Yuto Nakano等(2006)指出上述充分条件集中有16个条件是冗余的，并给出了其中14个条件冗余的原因。Liang Jie和Lai Xuejia(2005)指出Wang Xiaoyun等给出的充分条件集并非总能产生碰撞，并增加新的条件使之总能产生碰撞，同时提出了一个新的碰撞攻击算法。本文证明了Yuto Nakano等给出的16个冗余条件中有两个并不冗余，且Liang Jie和Lai Xuejia增加的新条件中有两个是冗余的，指出Liang Jie和Lai Xuejia的碰撞攻击算法在消息修改时忽视了被修改条件之间的制约性，因而未必总能产生碰撞，本文对此进行了修正，给出新的充分条件集，并通过实验验证了该充分条件集总能产生碰撞。

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法，该方法基于相干采样理论，通过合理设置TDC主时钟和校准信号之间的频率差，结合输出信号保持电路，产生校准用的随机信号，在码密度校准过程中，随机信号均匀分布在TDC的延时路径上，实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC，利用该方法校准plain TDC的码宽(抽头延迟时间)，研究校准了2抽头方式下的TDC的性能参数，时间分辨率(对应TDC的最低有效位，Least Significant Bit, LSB)为24.9 ps，微分非线性为(–0.84～3.1)LSB，积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现，多次测试考核结果表明，单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源，重复性、稳定性较好，实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。