0.8m CMOS LDD器件可靠性实验和分析

余山; 章定康; 黄敞

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名

邮箱

手机号码

标题

留言内容

验证码

0.8m CMOS LDD器件可靠性实验和分析

余山^{①;章定康},
章定康,
黄敞

计量
- 文章访问数: 2007
- HTML全文浏览量: 107
- PDF下载量: 384
- 被引次数: 0
出版历程
- 收稿日期: 1993-04-20
- 修回日期: 1994-01-06
- 刊出日期: 1994-07-19

0.8m LDD CMOS RELIABILITY EXPERIMENTS AND ANALYSIS

Yu Shan^{①;章定康},
Zhang Dingkang,
Huang Chang

摘要

摘要: 针对实验中发现的亚微米LDD结构的特殊的衬底电流现象和退化现象,进行了二维器件数值模拟,解释了LDD器件退化的原因,最后提出了LDD器件的优化工艺条件。
- 亚微米LDD器件; 模拟; 可靠性
Abstract: The numerical simulation of two dimensional device is conducted to describe the mechanism of the special substrate current and degradation of submi-cron LDD structure observed in experiments, and finally, the optimum processes for submicron LDD CMOS are proposed.

HTML全文

参考文献(1)

Ogura S, Tsang P J, Walker W W, et al. IEEE Trans. on ED, 1980, ED-27(8): 1359-1367.[2]Hui J, Hsu F-C, Moll J. IEEE Electron Device Lett. 1985, 6(3): I35-138.[3]Hsu F-C, Chiu K Y. IEEE Electron Device Lett. 984, 5(5): 162-165.[4]杜敏, 黄敞.半导休学报,1988,9(1):1-6.[5]Andhare P N, Nahar R K, Devashrayee N M, et al. Microelectronics Rehab 1990, 30(4):681-690.[6]Koyanagi M, Lewis A G, Martin R A, et al. IEEE Trans. on ED, 1987, ED-34(4): 839-844.[7]余山,章定康,黄敞.半导体学报,1992,13(7): 423-429.[8][8][9]Yu Shan, Zhang Dingkang, Huang Chang. Development of 0.50m CMOS Integrated Circuits Technology, Proc. of 3rd ICSICT. Beijing: 1992, 143-146.[10]余山,章定康,黄敞.高速1m LDD CMOS自对准硅化钛总线交换逻辑集成电路的研制.全国首届专用集成电路(ASIC)学术会议论文集.无锡:1990,203-204.

施引文献

资源附件(0)

访问统计

计量

文章访问数: 2007
HTML全文浏览量: 107
PDF下载量: 384
被引次数: 0

留言板

0.8m CMOS LDD器件可靠性实验和分析

计量

出版历程

0.8m LDD CMOS RELIABILITY EXPERIMENTS AND ANALYSIS

计量

出版历程

目录