Memory and Compute-in-Memory Based on Ferroelectric Field Effect Transistors
-
摘要: 近年来，物联网和人工智能等技术的发展对片上存储与智能计算的能效、密度以及性能提出了更高的要求。面对传统CMOS处理器的能效与密度瓶颈，以及传统冯·诺伊曼架构的“存储墙”瓶颈，以铁电晶体管 (FeFET)为代表的新型非易失存储器 (NVM)提供了新的机遇。FeFET具有非易失、高能效、高开关比等特点，非常适合低功耗、高密度场景下的存储与存算一体 (CiM)应用，为数据密集型应用在边缘端的部署提供支持。该文回顾了FeFET的发展历程、结构、特性以及建模相关的工作，概述了FeFET存储器在电路结构和访存机制上的探索与优化。进一步地，该文还探讨了FeFET CiM在非易失计算、存内逻辑计算、矩阵向量乘法以及内容可寻址存储器上的应用。最后，该文从不同方面分析并展望了基于FeFET的存储与CiM电路的前景与挑战。Abstract: Recently, with the development of the Internet of Things and Artificial Intelligence, higher energy efficiency, density, and performance in on-chip memories and intelligent computing are required. Facing the energy efficiency and density bottleneck in conventional CMOS memories and the “memory wall” problem in the Von Neumann architecture, emerging Nonvolatile Memories (NVMs) such as Ferroelectric Field Effect Transistors (FeFETs) bring new opportunities to solve the challenges. FeFETs have the characteristics of non-volatility, ultra-low power, and high on-off ratio, which are very suitable for memories and Compute-in-Memory (CiM) in high-density, low-power scenarios and would support the implementation of data-intensive applications at the edge. This paper first reviews the development, structure, characteristics, and modeling of FeFETs. Then, the exploration and optimization of FeFET-based memories with different circuit structures and characteristics are discussed. Further, this paper summarizes the FeFET-based CiM circuits, including nonvolatile computing, logic-in-memory, matrix-vector multiplication, and content-addressable memories. Finally, the prospects and challenges of FeFET-based memory and CiM are analyzed.
-
1. 引言
随着空间遥感技术的快速发展，卫星图像在军事、农业、林业和城市规划等领域发挥着重要作用[1]。卫星图像数据包含传感器参数、地理定位等涉密内容，在传输和存储过程中易受到攻击，导致数据机密性和完整性的丢失[2]。因此，研究如何保护卫星图像在传输和存储过程中的信息安全已经成为国内外研究者广泛关注的研究热点。
卫星图像保护主要通过加密来防止未经授权的访问[3]。已有的一些加密算法在安全性方面存在潜在问题。例如，Chen等人[4]提出了一种基于拉丁方的加密算法，但是由于该算法使用的混沌系统具有一组密集的周期窗口，该加密算法能够被选择明文攻击与选择密文攻击的组合攻击所破解[5]。Mondal等人[6]提出了一种基于Fridrich结构的轻量级置乱-扩散加密算法，然而由于使用与明文无关的密钥且在扩散阶段使用简单的异或运算，这种加密算法的密钥可由侧信道攻击获得[7]。Dawahdeh等人[8]提出了一种结合椭圆曲线与Hill密码技术的加密算法，但是由于该加密算法具有较小的密钥空间和弱雪崩效应，算法能够被暴力穷举攻击攻破[9]。由于卫星图像不仅具有数字图像的特征，如高冗余度、相邻像素之间的高相关性等，同时还有数据量大的特点，经典加密技术如高级加密标准(Advanced Encryption Standard, AES)等已不再适用于卫星图像加密。在考虑图像特性的基础上，混沌系统因为具有良好的伪随机性、遍历性以及对初始条件和系统参数的高敏感性[10]，成为图像加密的天然候选。传统一维混沌系统具有实现简单，加密效率高等优点，但是在某些条件下，其轨道与初始参数很容易被预测，会对加密算法的安全性带来影响[11]。为了解决上述问题，一些学者提出了基于高维混沌系统的加密算法[12-14]，然而高维混沌系统结构复杂，具有较大的运算难度与运算复杂度。同时由于卫星图像覆盖范围广，且通常包含复杂的光谱信息，高维混沌系统产生的大量浮点计算会降低加密效率[15]。
由于有限的精度，不可预测的混沌系统有可能变得具有周期性，只使用混沌理论的密码系统安全性较差[13]。因此，有必要引入新的加密方法提升密码系统的安全性。近年来，国内外研究者将基于脱氧核糖核酸(DeoxyriboNucleic Acid, DNA)编码规则与混沌系统相结合提出了一些图像加密算法[16,17]。例如，Li等人[18]使用超混沌系统与DNA运算构造了一种加密算法，非常适用于彩色图像。Chai等人[19]提出了一种与明文相关的DNA操作加密算法，具有较好的加密效果。Wang等人[20]基于混沌同步理论，提出了一种与DNA编码结合的加密算法，且适用于不同尺寸的图像。这些算法不需要进行生物实验，具有很高的实用性。 DNA编码具有高并行性、超低功耗等优点[21]。但是由于DNA编码规则仅有8种，算法的抗暴力攻击能力较弱。同时这种规则并不能对密码系统加扰，导致攻击者可以通过差分攻击或者选择明文攻击来获取关于加密系统有价值的线索。
通过上述分析，总结出现有加密算法的3个主要缺点：(1)传统的混沌系统混沌特性不佳，导致所提出的算法密钥安全性不足。(2)混沌系统在加密领域虽然表现出色，但其单独应用仍受到一些限制，包括周期短和精度有限等问题。(3)现有DNA编码与混沌理论相结合的加密算法中，扩散步骤多为与明文无关的静态扩散，很难抵御如暴力攻击、差分攻击等攻击。为了解决上述问题，本文针对卫星图像的特点，提出了一种安全性更高的“双置乱-扩散”框架的新型卫星图像加密算法，具体包括以下几个方面：设计了一种改进型无限折叠混沌映射，并与另一种具有复杂混沌现象的混沌映射共同构成联合混沌系统，使得混沌行为更难以预测，提高算法的抗攻击能力，同时结合哈希算法生成与明文相关的密钥来提升密钥空间与明文敏感性；引入Hilbert曲线与DNA编码技术，克服混沌密码系统可能存在的短周期问题；以混沌系统的状态值作为DNA编码的依据，将时空混沌特性与DNA编码结合在一起，实现DNA动态编码，提高算法抗穷举攻击、抗差分攻击的能力。理论分析与实验结果证明该算法的抗攻击能力与安全性等级较好，具有较高的实用性与科学性。
2. 改进型混沌映射及非线性动力学分析
2.1 映射模型
无限折叠混沌映射(Iterative Chaotic Map with Infinite Collapse, ICMIC)是一种一维混沌映射[22]，其结构简单，易于实现。但是混沌范围小，轨道容易被预测。针对无限折叠混沌映射存在的缺陷，利用分式结构来分离相空间中两个相邻点，同时向原混沌映射引入非线性项进行加扰，得到改进型无限折叠混沌映射(Improved Iterative Chaotic Map with Infinite Collapse, IICMIC)的映射公式
xn+1=cos(a×arccos(xn)xn×(1−xn)5) (1) 其中，a为系统参数，xn+1为该映射的迭代输出值。
2.2 分岔行为分析
分岔图可以描绘系统动力学行为随着系统参数改变的规律[23]。ICMIC与IICMIC的分岔图如图1所示。由图1(b)可见，在整个系统参数的取值范围内，IICMIC均处于满映射状态且混沌区间更广，同时，ICMIC的空白窗口问题也得到解决。
2.3 功率谱分析
功率谱分析可以根据系统状态输出信号的频谱来判断系统是否具有混沌特性。对于一个混沌系统，其功率谱应是具有明显噪声背景和宽峰的连续谱[24]。IICMIC的功率谱如图1(c)所示。由图1(c)可以看出，系统的输出信号具有宽带性、连续性，说明系统存在复杂的混沌行为。
2.4 李雅普诺夫指数
李雅普诺夫指数(Lyapunov Exponent, LE)用来表征动力学系统对初值的敏感程度。若一个系统存在混沌现象，那么该系统的LE值至少有1个大于0[25]。IICMIC与一些传统混沌映射的LE值比较结果如图2(a)所示。由图2(a)可看出，IICMIC的LE值在参数的整个取值范围内始终大于0，说明IICMIC始终处于混沌状态。相比于传统混沌映射，IICMIC具有较大的LE值，表现出更加复杂的混沌特性。
2.5 谱熵复杂度分析
谱熵(Spectral Entropy, SE)算法是一种基于结构复杂度的算法，其可以对混沌序列的复杂度进行分析。混沌序列越复杂，随机性越强，序列就越难恢复成原序列，混沌系统的复杂度就越高[26]。图2(b)对IICMIC与一些常见混沌映射进行了谱熵分析，可以看出，在系统参数的整个取值范围内，IICMIC都有较高的复杂度。同时相较于其他混沌映射，IICMIC恒保持高复杂度，证明其是一种广域高复杂度映射。
3. 卫星图像动态混沌加密算法及解密算法
本文提出“双置乱-扩散”框架的新型卫星图像加密算法，具体加密算法过程如图3所示。首先，通过哈希算法生成密钥，利用密钥迭代由IICMIC与改进型Chebyshev混沌映射(Improved Chebyshev Chaotic Map, ICCM)[25]共同构成的联合混沌系统来生成混沌序列，这种混沌序列构造方式相较于高维混沌系统具有较高的计算效率，相较于传统的一维混沌系统具有较好的安全性。之后，使用混沌序列对局部置乱后的像素矩阵进行DNA动态扩散与混沌加密，从而实现对卫星图像数据的加密。
3.1 混沌序列生成
在密钥生成阶段，SHA-256哈希算法可以生成与明文相关的密钥，提升密钥安全性与加密算法的明文敏感性。由于ICCM映射同样具有复杂混沌行为，将本文提出的IICMIC与ICCM联合作为混沌序列的生成器可以增强生成序列不可预测性，解决传统1维混沌系统轨迹容易被预测的问题。同时，联合混沌系统可以提升密钥的长度，提高算法的安全性。通过哈希算法与明文图像生成混沌序列的具体步骤如下所示：
(1) 将通过明文图像得到的哈希序列k划分成32个长度相等的部分，并将每一个部分转换为一个[0,255]内的十进制数，通过式(2)生成初始密钥pre_key
pre_key1=k1⊕k2⊕k3⊕k4256,pre_key2=k5⊕k6⊕k7⊕k8256pre_key3=k9⊕k10⊕k11⊕k12256,pre_key4=k13⊕k14⊕k15⊕k16256pre_key5=k17+k18+k19+k20256,pre_key6=k21+k22+k23+k24256pre_key7=k25⊕k26⊕k27⊕k28,pre_key8=k29⊕k30⊕k31⊕k32} (2) (2) 使用初始密钥，通过式(3)生成最终的密钥
X1(1)=pre_key1+pre_key2256,X2(1)=pre_key3+pre_key4256Y1(1)=pre_key2+pre_key3256,Y2(1)=pre_key1+pre_key4256a1=mod(pre_key5+pre_key7,2),a2=mod(pre_key6+pre_key7,2)b1=mod(pre_key5+pre_key8,2),b2=mod(pre_key6+pre_key8,2)S=mod(pre_key7+pre_key8,256)} (3) 其中，X1(1), X2(1)与a1, a2分别为IICMIC的初始值与初始参数值；Y1(1), Y2(1)与b1, b2分别为ICCM的初始值与初始参数值；S是一个和明文相关的密钥。
(3) 将得到的最终密钥值X1(1), X2(1), a1, a2与Y1(1), Y2(1), b1, b2分别迭代IICMIC与ICCM T+M×N−1(T≥500)次，舍弃前T个值以消除混沌系统的暂态效应。其中M, N为明文图像的宽，高值。最后获得4条长度为M×N的伪随机数序列X1(i), X2(i), Y1(i)与Y2(i) (1≤i≤M×N)。
3.2 局部置乱
为了克服混沌系统可能产生的短周期问题，引入Fass曲线的一种：Hilbert曲线[13]对像素进行局部置乱。这种加密方法具有较大的置乱周期和较好的加密效果，实用性较高。
(1) 使用Hilbert曲线对明文图像P进行遍历。
(2) 基于遍历曲线，将像素按遍历的顺序存储至新的矩阵P1中，完成对明文图像P的局部置乱。
3.3 DNA动态扩散
置乱操作能够提高算法抵抗统计分析攻击的能力，而要提高加密算法对于已知明文攻击的抵抗能力，就必须在置乱操作之后进行扩散操作。为了提升算法与明文的关联性，增强算法的雪崩效应，本文采用DNA编码技术[21]结合混沌序列完成扩散操作。
(1) 将矩阵P1按从左到右，从上到下的顺序转换成1维序列，并根据式(4)，将3条混沌序列转换为整数序列
Pd(i)=mod(floor(X1(i)×105),8)+1,1≤i≤M×NRd(i)=mod(floor(X2(i)×105),8)+1,1≤i≤M×NPe(i)=mod(floor(Y2(i)×105),8)+1,1≤i≤M×N} (4) 其中，Pd与Rd决定DNA编码方式，Pe决定DNA解码方式。
(2) 由ICCM的当前状态值获取对应的整数值序列R
R(i)=|floor(256×Y1(i))|,1≤i≤M×N (5) (3) 利用整数序列Pd与Rd对矩阵P1的1维序列与整数二进制序列R进行DNA编码，得到两条DNA序列：DNAP与DNAR。
(4) 对得到的两条DNA序列进行式(6)所示的运算，得到一条新的扩散序列P2
P2=(DNAP⊕DNAR)+DNAR (6) (5) 对P2进行DNA解码，Pe决定解码的方式。解码完成后，将P2转换为M×N的矩阵P2。
3.4 全局置乱
Hilbert曲线遍历适用于局部置乱，混沌系统可以实现像素矩阵的进一步全局置乱，进而降低像素之间的相关性。
(1) 将混沌序列X1进行降序排列，得到混沌序列的索引序列的新索引位置。
(2) 依据新索引位置，将矩阵P2中的像素按照每行M个进行重新排列，得到全局置乱的像素矩阵P3。 3.5 密文反馈
密文反馈使明文的一处微小变化影响整个密文，从而破坏明文图像与密文图像之间的联系，提高算法抵御常见密码分析学攻击的能力。具体步骤如下所示：
(1) 对密钥S进行改进，得到密文扩散操作中的参数S′
S′=floor[mod(M∑i=1N∑j=1P(i,j)+S,256)] (7) 其中，P(i,j)表示像素矩阵第i行第j列的元素。
(2) 利用两条伪随机数序列，根据式(8)计算扩散序列LD与CD
LD(i)=mod[floor(X1(i)×108×S′),256],1≤i≤MCD(j)=mod[floor(Y1(j)×108×S′),256],1≤j≤N} (8) (3) 使用扩散序列LD，根据式(9)对像素矩阵P3进行逐行灰度加密
P4(i,1)=mod(LD(i)×S′,256)⊕P3(i,1),1≤i≤MP4(i,j)=P4(i,j−1)⊕P4(i,j),1≤i≤M,2≤j≤N} (9) (4) 同理，也可以使用扩散序列CD，在像素矩阵P4的列方向上类比式(9)完成扩散，得到加密完成的密文图像Pm。
3.6 解密过程
由于本文提出的卫星图像加密算法为对称加密算法，所以卫星图像的解密算法为加密过程的逆运算。主要包含5个阶段：解密密钥流构造、密文逆反馈、全局逆置乱、DNA动态逆扩散与局部逆置乱。首先，将构造出的解密密钥流引入密文逆反馈阶段，恢复出全局置乱卫星图像。之后，通过混沌逆置乱与DNA动态逆扩散过程得到初步置乱图像。最后，经过Hilbert逆置乱得到解密卫星图像。
4. 仿真实验与结果分析
4.1 仿真实验
仿真实验在Matlab R2021b平台上进行。仿真实验所使用的测试图像主要分为两部分，第1部分为GF-2卫星获取的不同地理位置的卫星图像，分别是Shidao(1 024×1 024)全色卫星图像、Qingdao(512×512)全色卫星图像、Xi’an(256×256×4)多光谱卫星图像，第2部分是标准Lena图像(256×256)。
对比测试包括抗差分攻击分析、信息熵分析、密钥空间分析与相关性分析，结果如表1、表2所示。其中，表1为本文所提出加密算法与部分数字图像加密算法加密结果对比，测试图像为标准Lena图像。表2为本文所提出加密算法与部分卫星图像加密算法加密结果对比，测试图像为Xi’an蓝波段。
表 1 本文算法与部分数字图像加密算法分析对比表 2 本文算法与部分卫星图像加密算法分析对比使用本文所提出的卫星图像加密算法对部分卫星图像进行加密，仿真结果如图4所示。从图4可看出，所有的密文图像都得不到相应明文图像的任何信息，因为明文图像与密文图像之间没有任何联系，表明加密算法的加密性能较好，且适用于不同大小、不同类型的卫星图像。
4.2 密钥空间分析
一个好的加密算法首先应该抵御暴力穷举攻击，因此图像加密算法的密钥空间必须足够大(>2100)[3]。本文所提出的加密算法的密钥空间主要包含3部分，第1部分是哈希算法自身的密钥空间，其大小为2128，第2部分是联合混沌系统的参数值，假设计算精度为10–16，该部分的密钥空间为(108)16＝10128，第3部分是密钥S，这是一个与明文相关的密钥，其大小为28。因此，总密钥空间为2128×10128×28≈2562，远远大于2100。不同加密算法的密钥空间对比结果列于表1与表2。相较于其他文献，本文所提出加密算法的密钥空间更大。因此，本加密算法可以更好地抵御穷举攻击。
4.3 直方图分析
直方图是衡量明文图像与密文图像中像素值分布最有效的方法之一。明文图像的直方图通常分布不均匀，优秀的加密算法会使密文图像的直方图分布更均匀。如图4所示，本文提出的加密算法可以得到直方图分布完全均匀的密文图像，表明该算法可以有效地抵抗统计分析攻击。
4.4 相关系数分析
对于明文图像，两个相邻像素点之间的相关系数通常非常高，理想的加密算法应该将密文图像相邻像素点的相关系数减少到接近0。相关系数作为一种评估两个变量之间统计关系的数值度量，其定义如式(10)所示
rxy=cov(x,y)√D(x)D(y)cov(x,y)=1NN∑i=1(xi−E(x))(yi−E(y))D(x)=1NN∑i=1(xi−E(x))2E(x)=1NN∑i=1xi} (10) 其中，xi与yi分别表示图像中相邻两个像素点的灰度值，N表示从图像中选择的像素点总数。
本文沿水平、垂直和对角线方向随机选取5 000对相邻像素点进行相关性测试，图5与表3描绘了部分卫星图像水平、垂直和对角线方向的相关分布。如图5与表3所示，本文提出的加密算法可以有效地减少相邻像素点之间的相关性。同时，对比结果列于表1与表2。对比结果显示，本文提出的加密算法可以使密文图像的相关系数接近于0。因此，攻击者无法通过分析获得有用的相关信息来破解加密算法。
表 3 相关系数分析卫星图像 明文图像 密文图像 水平方向 垂直方向 对角线方向 水平方向 垂直方向 对角线方向 Shidao 0.990 2 0.987 6 0.977 1 0.019 7 –0.004 8 –0.003 5 Qingdao 0.986 1 0.989 9 0.974 1 0.010 4 –0.010 8 –0.016 5 4.5 信息熵
信息熵是评估加密算法抵御统计攻击的重要方法之一，其值最大为8，最小为0。信息熵的值越大，表示图像的随机性越强，即抵御统计攻击的能力越强。信息熵的计算公式由式(11)所示
H(m)=255∑i=0p(mi)log21p(mi) (11) 其中，p(mi)表示mi出现的概率。测试结果列于表4，对比结果列于表1与表2。3次测试结果均显示密文图像的熵值非常接近理想值，说明本文所提出的加密算法可预测性较低，具有较高的安全性。
表 4 信息熵分析卫星图像 明文图像信息熵 密文图像信息熵 Qingdao 7.106 4 7.999 3 Xi'an近红外波段 6.447 7 7.996 9 4.6 视觉与无损分析
图像是一种人类视觉可以直观感受到的媒介，因此，可以基于使用最为广泛的图像质量评估方法来测量密文图像的视觉质量[10]。同时，由于卫星图像的特殊性，往往要求解密算法达到无损或近无损的解密质量。本次测试使用峰值信噪比(Peak Signal-to-Noise Ratio, PSNR)与结构相似性(Structural SIMilarity, SSIM)两个图像质量评估指标来进行评估。PSNR与SSIM的计算公式如式(12)、式(13)所示
PSNR=10lg(25521MNM∑i=1N∑j=1(Iij−I′ij)2) (12) SSIM=(2μIμI′+C1)(2σII′+C2)(μ2I+μ2I′+C1)(σ2I+σ2I′+C2),C1=(255sc1)2,C2=(255sc2)2 (13) 其中，I与I′分别为两幅待评估图像，M, N表示图像的宽度与高度，i, j是像素点的坐标，μ表示平均亮度强度，σ表示对比度的标准偏差，sc1与sc2是用于稳定的恒定参数，分别为0.01与0.03。
对于压缩、解密等图像处理质量评估而言，PSNR与SSIM越大越好。而对于加密而言，如果视觉质量恶化，就证明会得到更好的加密结果。加密评估结果列于表5的2,3列，解密评估结果列于表5的4,5列。
表 5 视觉与无损分析测试图像 PSNR SSIM PSNR SSIM Lena 8.561 1 0.008 9 ∞ 1 Shidao 7.471 4 0.007 4 ∞ 1 Qingdao 8.517 9 0.009 4 ∞ 1 表5的结果表明，本加密算法具有较好的视觉性能，非常小的PSNR和SSIM值证明从明文到密文，图像的像素发生了显著改变，并且密文图像与明文图像完全不相关。同时，本算法可以实现无损的加密解密过程，解密图像与明文图像之间没有差异，重建图像质量较好。
4.7 抗裁剪攻击分析
卫星图像数据在传输、存储过程中可能会存在数据丢失的情况，因此，加密算法需要能够抵御数据丢失攻击，这就意味着如果密文图像丢失一部分数据，解密图像必须具有明文图像的大部分原始信息。本次测试将不同规格的密文数据进行裁剪，评估本文所提出的加密算法抗裁剪攻击能力。从图6可以看出，当裁剪区域达到50%时，恢复的解密图像仍然具有明文图像的重要信息。因此，本文所提出的加密算法可以抵御一定的数据丢失攻击。
4.8 密钥敏感性分析
一个安全的加密算法应该对密钥的微小变化非常敏感，即当密钥发生轻微的变化时，密文图像将会发生显著的变化，同时，解密密钥进行轻微的修改也会使密文图像无法进行解密。本次测试针对选定密钥增加10–14，以密钥X1(1)为例，测试结果如图7所示。由图7可看出，修改密钥的密文图像与原始密钥的密文图像完全不同，并且使用轻微修改的密钥无法正确解密原始密文图像。这些结果证明所提出的加密算法对密钥的任何轻微变化都及其敏感，可以有效地抵御统计与暴力穷举攻击。
4.9 抗差分攻击分析
根据密码学原理，图像加密算法必须能够抵御差分攻击，因此，优秀的图像加密算法必须对明文图像非常敏感，即明文图像进行微小的改变都会导致完全不同的密文图像。像素平均改变率(Number of Changing Pixel Rate, NPCR)与像素平均变化强度(Unified Average Changing Intensity, UACI)是抗差分攻击分析的两个指标，对于256灰度级的图像，理想的NPCR与UACI值分别为99.609 4%与33.463 5%[2]。两个指标的定义如式(14)、式(15)所示
NPCR=∑i,jD(i,j)M×N×100%,D(i,j)={0,C1(i,j)=C2(i,j)1,C1(i,j)≠C2(i,j) (14) UACI=1M×N∑i,j|C1(i,j)−C2(i,j)|255×100% (15) 其中，M, N表示图像的宽度与高度，i, j是像素点的坐标，C1与C2表示两个不同的密文图像，两者对应的明文图像只有1个像素发生了微小的改变。
测试结果与不同算法之间的对比结果如表1与表2所示。表1和表2的结果显示，本文提出的加密算法的NPCR与UACI值足够接近理想值，且在不同算法之间的对比中表现较好，证明本加密算法可以较强地抵御差分攻击。
5. 结 论
本文提出一种新型卫星图像加密算法，采用双置乱-扩散框架以提高其加密效果与安全性能。首先，提出了一种改进型无限折叠混沌映射，并通过常见混沌系统分析证明其具有非常复杂的混沌行为。之后，在该映射与改进型Chebyshev混沌映射组成的联合混沌系统基础上，结合哈希算法、DNA编码等技术，完成卫星图像从局部到全局，从明文到密文的像素混淆操作，得到加密完成的卫星图像。结果分析表明，本算法具有较大的密钥空间，密文图像像素点间具有较低的相关性，可以抵御如差分攻击、统计攻击等潜在攻击。同时能够实现无损加解密与抵抗一定程度的数据丢失。因此，本算法可以保护各种类型的卫星图像在传输、存储的过程中的数据安全，并具有较好的应用前景。
-
表 1 不同存储阵列的关键参数和性能指标对比
存储器类型 SRAM[34] eDRAM[35] eFlash[36] RRAM[5,6] STT-MRAM[7,8] PCM[9,37] FeRAM[38] FeFET[21,25] 单元面积 (F2) 120～150 40 40～60 10～30 10～30 10～30 30～40 10～30 单元结构 6T 1T-1C 1T 1T-1R 1T-1MTJ 1T-1PCM 1T-1C 1T 易失/非易失性 易失 易失 非易失 非易失 非易失 非易失 非易失 非易失 写入电压 (V) 0.7-1.0 0.8-1.1 ～10 <2 ～1 <3 <3 <4 写入能量 ～1 fJ ～10 fJ ～100 pJ ～1 pJ ～5 pJ ～10 pJ ～100 fJ ～10 fJ 写入速度 0.5～0.8 ns ～0.8 ns 0.01-4 ms <10 ns <20 ns <100 ns <10 ns <10 ns 读取速度 (ns) 0.5～0.8 ～0.8 ～10 <10 <10 ～15 <10 <10 阵列寿命 >1016 >1016 104-105 >106 >1014 >108 >1012 >105 器件寿命 >1016 >1016 104-105 >1012 >1015 >1012 >1014 >1012 器件偏差 小 中 中 大 中 中 中 中 开关比 高 中 高 中 小 中 中 高 读破坏性 无 有 无 无 无 无 有 无 量产情况 TSMC 3 nm
三星 3 nm
Intel 4TSMC 40 nm
三星 45 nm
Intel 22 nmTSMC 40 nm
三星 45 nmTSMC
40/22 nmTSMC 22 nm
三星 28 nm
GF 28 nmIntel 3D
XPointFujitsu
130 nmGF 22 nm
未量产主要应用 缓存 大容量缓存 eNVM eNVM 缓存/eNVM 内存/SSD eNVM eNVM 
下载: 导出CSV
表 2 不同结构的FeFET存储阵列特性对比
存储阵列结构 密度 写入策略 写入能效 电源电压 写干扰 其他特性 主要应用前景 技术成熟度 1T NAND[39] 极高 两步写 高 2VDD 有 读干扰严重 3D堆叠大容量存储 阵列制备 1T AND[39] 高 两步写 高 VDD 有 两种写入策略 eNVM/CiM 测试样片 传统1T NOR[39] 高 两步写 低 2VDD 有 \ CiM 阵列制备 漏极沟道耦合的1T NOR[40] 高 一步写 低 2VDD 有 仅限sub-10 nm 先进工艺存储 仿真 C-AND[41] 高 两步写 高 2VDD 有 无法写入LRS 无法应用 仿真 源/漏极浮空的1T NOR[42] 高 两步写 高 2VDD 有 不对称、速度慢 eNVM 器件 整行擦除的1T NOR[10] 高 两步写 高 2VDD 有 \ eNVM/CiM 器件 对角式1T NOR[10] 中 两步写 高 2VDD 有 \ eNVM 器件 栅极选通的2T[43] 中 一步写 高 2VDD 无 \ eNVM/CiM 仿真 源极选通的2T[44] 中 两步写 高 VDD 无 \ 非易失处理/eNVM 仿真 3T[44] 低 两步写 高 VDD 无 \ 非易失处理/eNVM 仿真
下载: 导出CSV
-
[1] SALAHUDDIN S, NI Kai, and DATTA S. The era of hyper-scaling in electronics[J]. Nature Electronics, 2018, 1(8): 442–450. doi: 10.1038/s41928-018-0117-x [2] REUTHER A, MICHALEAS P, JONES M, et al. AI accelerator survey and trends[C]. 2021 IEEE High Performance Extreme Computing Conference (HPEC), Waltham, USA, 2021: 1–9. [3] LI Xueqing and LAI Longqiang. Nonvolatile memory and computing using emerging ferroelectric transistors[C]. 2018 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Hong Kong, China, 2018: 750–755. [4] CHANG C H, CHANG V S, PAN K H, et al. Critical process features enabling aggressive contacted gate pitch scaling for 3nm CMOS technology and beyond[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 27.1. 1–27.1. 4. [5] REHMAN M M, REHMAN H M M U, GUL J Z, et al. Decade of 2D-materials-based RRAM devices: A review[J]. Science and Technology of Advanced Materials, 2020, 21(1): 147–186. doi: 10.1080/14686996.2020.1730236 [6] CHEN Zixuan, WU Huaqiang, GAO Bin, et al. Performance improvements by SL-current limiter and novel programming methods on 16MB RRAM chip[C]. 2017 IEEE International Memory Workshop (IMW), Monterey, USA, 2017: 1–4. [7] IKEGAWA S, NAGEL K, MANCOFF F B, et al. High-speed (400MB/s) and low-BER STT-MRAM technology for industrial applications[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 10.4. 1–10.4. 4. [8] LEE T Y, LEE J M, KIM M K, et al. World-most energy-efficient MRAM technology for non-volatile RAM applications[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 10.7. 1–10.7. 4. [9] MIN D, PARK J, WEBER O, et al. 18nm FDSOI technology platform embedding PCM & innovative continuous-active construct enhancing performance for leading-edge MCU applications[C]. 2021 IEEE International Electron Devices Meeting, San Francisco, USA, 2021: 13.1. 1–13.1. 4. [10] XIAO Yi, XU Yixin, JIANG Zhouhang, et al. On the write schemes and efficiency of FeFET 1T NOR array for embedded nonvolatile memory and beyond[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 13.6. 1–13.6. 4. [11] DUTTA S, YE H, CHAKRABORTY W, et al. Monolithic 3D integration of high endurance multi-bit ferroelectric FET for accelerating compute-in-memory[C]. 2020 IEEE International Electron Devices Meeting, San Francisco, USA, 2020: 36.4. 1–36.4. 4. [12] MULAOSMANOVIC H, BREYER E T, DÜNKEL S, et al. Ferroelectric field-effect transistors based on HfO2: A review[J]. Nanotechnology, 2021, 32(50): 502002. doi: 10.1088/1361-6528/ac189f [13] VALASEK J. Piezo-electric and allied phenomena in Rochelle salt[J]. Physical Review, 1921, 17(4): 475–481. doi: 10.1103/PhysRev.17.475 [14] MORTON J A. Electrical switching and storage[P]. US Patent, US-2791761-A, 1957-05-07. [15] MOLL J L and TARUI Y. A new solid state memory resistor[J]. IEEE Transactions on Electron Devices, 1963, 10(5): 338. doi: 10.1109/T-ED.1963.15245 [16] HIGUMA Y, MATSUI Y, OKUYAMA M, et al. "MFS FET" -a new type of nonvolatile memory switch using PLZT film[J]. Japanese Journal of Applied Physics, 1978, 17(S1): 209–214. doi: 10.7567/JJAPS.17S1.209 [17] BATRA I P, WURFEL P, and SILVERMAN B D. Phase transition, stability, and depolarization field in ferroelectric thin films[J]. Physical Review B, 1973, 8(7): 3257–3265. doi: 10.1103/PhysRevB.8.3257 [18] WU S Y. A new ferroelectric memory device, metal-ferroelectric-semiconductor transistor[J]. IEEE Transactions on Electron Devices, 1974, 21(8): 499–504. doi: 10.1109/T-ED.1974.17955 [19] KHAN A I, KESHAVARZI A, and DATTA S. The future of ferroelectric field-effect transistor technology[J]. Nature Electronics, 2020, 3(10): 588–597. doi: 10.1038/s41928-020-00492-7 [20] BÖSCKE T S, MÜLLER J, BRÄUHAUS D, et al. Ferroelectricity in hafnium oxide: CMOS compatible ferroelectric field effect transistors[C]. 2011 International Electron Devices Meeting, Washington, USA, 2011: 24.5. 1–24.5. 4. [21] DÜNKEL S, TRENTZSCH M, RICHTER R, et al. A FeFET based super-low-power ultra-fast embedded NVM technology for 22nm FDSOI and beyond[C]. 2017 IEEE International Electron Devices Meeting, San Francisco, USA, 2017: 19.7. 1–19.7. 4. [22] FU Tianyue, ZENG Min, LIU Shiyuan, et al. Record-high 2Pr=60 μC/cm2 by Sub-5ns switching pulse in ferroelectric lanthanum-doped HfO2 with large single grain of orthorhombic phase >38 nm[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 6.5. 1–6.5. 4. [23] JERRY M, AZIZ A, NI K, et al. A threshold switch augmented hybrid-FeFET(H-FeFET) with enhanced read distinguishability and reduced programming voltage for non-volatile memory applications[C]. 2018 IEEE Symposium on VLSI Technology, Honolulu, USA, 2018: 129–130. [24] ZHOU Yuejia, LIANG Zhongxin, LUO Wenpu, et al. Ferroelectric and interlayer co-optimization with in-depth analysis for high endurance FeFET[C]. 2022 International Electron Devices Meeting, San Francisco, USA, 2022: 6.2. 1–6.2.4. [25] SHARMA A A, DOYLE B, YOO H J, et al. High speed memory operation in channel-last, back-gated ferroelectric transistors[C]. 2020 IEEE International Electron Devices Meeting, San Francisco, USA, 2020: 18.5. 1–18.5. 4. [26] ZHENG Zijie, SUN Chen, JIAO Leming, et al. Boosting the memory window of the BEOL-compatible MFMIS ferroelectric/ anti-ferroelectric FETs by charge injection[C]. 2022 IEEE Symposium on VLSI Technology and Circuits, Honolulu, USA, 2022: 389–390. [27] MULAOSMANOVIC H, DÜNKEL S, TRENTZSCH M, et al. Investigation of accumulative switching in ferroelectric FETs: Enabling universal modeling of the switching behavior[J]. IEEE Transactions on Electron Devices, 2020, 67(12): 5804–5809. doi: 10.1109/TED.2020.3031249 [28] BAE J H, KWON D, JEON N, et al. Highly scaled, high endurance, Ω-gate, nanowire ferroelectric FET memory transistors[J]. IEEE Electron Device Letters, 2020, 41(11): 1637–1640. doi: 10.1109/LED.2020.3028339 [29] YAN S C, LAN G M, SUN C J, et al. High speed and large memory window ferroelectric HfZrO2 FinFET for high-density nonvolatile memory[J]. IEEE Electron Device Letters, 2021, 42(9): 1307–1310. doi: 10.1109/LED.2021.3097777 [30] LIAO C Y, HSIANG K Y, LOU Z F, et al. Endurance > 1011 cycling of 3D GAA nanosheet ferroelectric FET with stacked HfZrO2 to homogenize corner field toward mitigate dead zone for high-density eNVM[C]. 2022 IEEE Symposium on VLSI Technology and Circuits, Honolulu, USA, 2022: 1–2. [31] AZIZ A, GHOSH S, DATTA S, et al. Physics-based circuit-compatible SPICE model for ferroelectric transistors[J]. IEEE Electron Device Letters, 2016, 37(6): 805–808. doi: 10.1109/LED.2016.2558149 [32] NI Kai, JERRY M, SMITH J A, et al. A circuit compatible accurate compact model for ferroelectric-FETs[C]. 2018 IEEE Symposium on VLSI Technology, Honolulu, USA, 2018: 131–132. [33] DENG Shan, YIN Guodong, CHAKRABORTY W, et al. A comprehensive model for ferroelectric FET capturing the key behaviors: Scalability, variation, stochasticity, and accumulation[C]. 2020 IEEE Symposium on VLSI Technology, Honolulu, USA, 2020: 1–2. [34] SONG T, RIM W, KIM H, et al. 24.3 a 3nm gate-all-around SRAM featuring an adaptive dual-BL and an adaptive cell-power assist circuit[C]. 2021 IEEE International Solid- State Circuits Conference, San Francisco, USA, 2021: 338–340. [35] SALIGRAM R, DATTA S, and RAYCHOWDHURY A. CryoMem: A 4K-300K 1.3GHz eDRAM macro with hybrid 2T-gain-cell in a 28nm logic process for cryogenic applications[C]. 2021 IEEE Custom Integrated Circuits Conference, Austin, USA, 2021: 1–2. [36] JOURBA S, BOLLON N, DECOBERT C, et al. Performance and reliability of 4 Mb eFLASH memory array featuring 28 nm split-gate cell with HKMG select transistor[C]. 2020 IEEE International Memory Workshop, Dresden, Germany, 2020: 1–4. [37] SONG Z T, CAI D L, LI X, et al. High endurance phase change memory chip implemented based on carbon-doped Ge2Sb2Te5 in 40 nm node for embedded application[C]. 2018 IEEE International Electron Devices Meeting, San Francisco, USA, 2018: 27.5. 1–27.5. 4. [38] YANG Jianguo, LUO Qing, XUE Xiaoyong, et al. A 9Mb HZO-based embedded FeRAM with 1012-cycle endurance and 5/7ns read/write using ECC-assisted data refresh and offset-canceled sense amplifier[C]. 2023 IEEE International Solid- State Circuits Conference, San Francisco, USA, 2023: 1–3. [39] ULLMANN M, GOEBEL H, HOENIGSCHMID H, et al. Disturb free programming scheme for single transistor ferroelectric memory arrays[J]. Integrated Ferroelectrics, 2001, 34(1/4): 155–164. doi: 10.1080/10584580108012885 [40] SHARMA A and ROY K. 1T non-volatile memory design using sub-10nm ferroelectric FETs[J]. IEEE Electron Device Letters, 2018, 39(3): 359–362. doi: 10.1109/LED.2018.2797887 [41] DAHAN M M, BREYER E T, SLESAZECK S, et al. C-AND: Mixed writing scheme for disturb reduction in 1T ferroelectric FET memory[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2022, 69(4): 1595–1605. doi: 10.1109/TCSI.2021.3139736 [42] JIANG Zhouhang, ZHAO Zijian, DENG Shan, et al. On the feasibility of 1T ferroelectric FET memory array[J]. IEEE Transactions on Electron Devices, 2022, 69(12): 6722–6730. doi: 10.1109/TED.2022.3216819 [43] GEORGE S, MA Kaisheng, AZIZ A, et al. Nonvolatile memory design based on ferroelectric FETs[C]. 2016 53rd ACM/EDAC/IEEE Design Automation Conference, Austin, USA, 2016: 1–6. [44] LI Xueqing, WU Juejian, NI Kai, et al. Design of 2T/cell and 3T/cell nonvolatile memories with emerging ferroelectric FETs[J]. IEEE Design & Test, 2019, 36(3): 39–45. doi: 10.1109/MDAT.2019.2902094 [45] NI Kai, LI Xueqing, SMITH J A, et al. Write disturb in ferroelectric FETs and its implication for 1T-FeFET AND memory arrays[J]. IEEE Electron Device Letters, 2018, 39(11): 1656–1659. doi: 10.1109/LED.2018.2872347 [46] GEORGE S, LI Xueqing, LIAO M J, et al. Symmetric 2-D-memory access to multidimensional data[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2018, 26(6): 1040–1050. doi: 10.1109/TVLSI.2018.2801302 [47] WU Juejian, ZHONG Hongtao, NI Kai, et al. A 3T/cell practical embedded nonvolatile memory supporting symmetric read and write access based on ferroelectric FETs[C]. The 56th Annual Design Automation Conference 2019, Las Vegas, USA, 2019: 82. [48] MULAOSMANOVIC H, SLESAZECK S, OCKER J, et al. Evidence of single domain switching in hafnium oxide based FeFETs: Enabler for multi-level FeFET memory cells[C]. 2015 IEEE International Electron Devices Meeting, Washington, USA, 2015: 26.8. 1–26.8. 3. [49] WU Juejian, XU Yixin, XUE Bowen, et al. Adaptive circuit approaches to low-power multi-level/cell FeFET memory[C]. 2020 25th Asia and South Pacific Design Automation Conference (ASP-DAC), Beijing, China, 2020: 407–413. [50] GUO An, SI Xin, CHEN Xi, et al. A 28nm 64-kb 31.6-TFLOPS/W digital-domain floating-point-computing-unit and double-bit 6T-SRAM computing-in-memory macro for floating-point CNNs[C]. 2023 IEEE International Solid- State Circuits Conference, San Francisco, USA, 2023: 128–130. [51] XIE Shanshan, NI Can, SAYAL A, et al. 16.2 eDRAM-CIM: Compute-in-memory design with reconfigurable embedded-dynamic-memory array realizing adaptive data converters and charge-domain computing[C]. 2021 IEEE International Solid- State Circuits Conference, San Francisco, USA, 2021: 248–250. [52] YE Wang, WANG Linfang, ZHOU Zhidao, et al. A 28-nm RRAM computing-in-memory macro using weighted hybrid 2T1R cell array and reference subtracting sense amplifier for AI edge inference[J]. IEEE Journal of Solid-State Circuits, To be published. [53] CAI Hao, BIAN Zhongjian, HOU Yaoru, et al. 33.4 A 28nm 2Mb STT-MRAM computing-in-memory macro with a refined bit-cell and 22.4 - 41.5TOPS/W for AI inference[C]. 2023 IEEE International Solid- State Circuits Conference, San Francisco, USA, 2023: 500–502. [54] CAI Hao, GUO Yanan, LIU Bo, et al. Proposal of analog in-memory computing with magnified tunnel magnetoresistance ratio and universal STT-MRAM cell[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2022, 69(4): 1519–1531. doi: 10.1109/TCSI.2022.3140769 [55] CAI Hao, BIAN Zhongjian, FAN Zhonghua, et al. Commodity bit-cell sponsored MRAM interaction design for binary neural network[J]. IEEE Transactions on Electron Devices, 2022, 69(4): 1721–1726. doi: 10.1109/TED.2021.3134588 [56] REIS D, NIEMIER M, and HU X S. Computing in memory with FeFETs[C]. The International Symposium on Low Power Electronics and Design (ISLPED '18), Seattle, USA, 2018: 24. [57] YIN Xunzhao, AZIZ A, NAHAS J, et al. Exploiting ferroelectric FETs for low-power non-volatile logic-in-memory circuits[C]. 2016 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), Austin, USA, 2016: 1–8. [58] LI Xueqing, MA Kaisheng, GEORGE S, et al. Design of nonvolatile SRAM with ferroelectric FETs for energy-efficient backup and restore[J]. IEEE Transactions on Electron Devices, 2017, 64(7): 3037–3040. doi: 10.1109/TED.2017.2707664 [59] WANG Jianfeng, XIU Nuo, WU Juejian, et al. An 8T/Cell FeFET-based nonvolatile SRAM with improved density and sub-fJ backup and restore energy[C]. 2022 IEEE International Symposium on Circuits and Systems, Austin, USA, 2022: 3408–3412. [60] LI Xueqing, SAMPSON J, KHAN A, et al. Enabling energy-efficient nonvolatile computing with negative capacitance FET[J]. IEEE Transactions on Electron Devices, 2017, 64(8): 3452–3458. doi: 10.1109/TED.2017.2716338 [61] LI Xueqing, GEORGE S, MA Kaisheng, et al. Advancing nonvolatile computing with nonvolatile NCFET latches and flip-flops[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2017, 64(11): 2907–2919. doi: 10.1109/TCSI.2017.2702741 [62] LI Xueqing, GEORGE S, LIANG Yuhua, et al. Lowering area overheads for FeFET-based energy-efficient nonvolatile flip-flops[J]. IEEE Transactions on Electron Devices, 2018, 65(6): 2670–2674. doi: 10.1109/TED.2018.2829348 [63] TANG Wenjun, LEE M, WU Juejian, et al. FeFET-based logic-in-memory supporting SA-free write-back and fully dynamic access with reduced bitline charging activity and recycled bitline charge[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2023, 70(6): 2398–2411. doi: 10.1109/TCSI.2023.3251961 [64] JERRY M, CHEN P Y, ZHANG Jianchi, et al. Ferroelectric FET analog synapse for acceleration of deep neural network training[C]. 2017 IEEE International Electron Devices Meeting, San Francisco, USA, 2017: 6.2. 1–6.2. 4. [65] SOLIMAN T, MÜLLER F, KIRCHNER T, et al. Ultra-low power flexible precision FeFET based analog in-memory computing[C]. 2020 IEEE International Electron Devices Meeting, San Francisco, USA, 2020: 29.2. 1–29.2. 4. [66] SAITO D, KOBAYASHI T, KOGA H, et al. Analog in-memory computing in FeFET-based 1T1R array for edge AI applications[C]. 2021 Symposium on VLSI Technology, Kyoto, Japan, 2021: 1–2. [67] CHEN Xiaoming, YIN Xunzhao, NIEMIER M, et al. Design and optimization of FeFET-based crossbars for binary convolution neural networks[C]. 2018 Design, Automation & Test in Europe Conference & Exhibition, Dresden, Germany, 2018: 1205–1210. [68] YIN Guodong, CAI Yi, WU Juejian, et al. Enabling lower-power charge-domain nonvolatile in-memory computing with ferroelectric FETs[J]. IEEE Transactions on Circuits and Systems II:Express Briefs, 2021, 68(7): 2262–2266. doi: 10.1109/TCSII.2021.3049844 [69] DE S, MÜLLER F, LALENI N, et al. Demonstration of multiply-accumulate operation with 28 nm FeFET crossbar array[J]. IEEE Electron Device Letters, 2022, 43(12): 2081–2084. doi: 10.1109/LED.2022.3216558 [70] SOLIMAN T, CHATTERJEE S, LALENI N, et al. First demonstration of in-memory computing crossbar using multi-level cell FeFET[EB/OL]. https://doi.org/10.21203/rs.3.rs-2948718/v1. [71] YIN Xunzhao, NIEMIER M, and HU X S. Design and benchmarking of ferroelectric FET based TCAM[C]. Design, Automation & Test in Europe Conference & Exhibition (DATE), Lausanne, Switzerland, 2017: 1444–1449. [72] YIN Xunzhao, NI Kai, REIS D, et al. An ultra-dense 2FeFET TCAM design based on a multi-domain FeFET model[J]. IEEE Transactions on Circuits and Systems II:Express Briefs, 2019, 66(9): 1577–1581. doi: 10.1109/TCSII.2018.2889225 [73] NI Kai, YIN Xunzhao, LAGUNA A F, et al. Ferroelectric ternary content-addressable memory for one-shot learning[J]. Nature Electronics, 2019, 2(11): 521–529. doi: 10.1038/s41928-019-0321-3 [74] MA Xiaoyang, ZHONG Hongtao, XIU Nuo, et al. CapCAM: A multilevel capacitive content addressable memory for high-accuracy and high-scalability search and compute applications[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2022, 30(11): 1770–1782. doi: 10.1109/TVLSI.2022.3198492 [75] GEORGE S, JAO N, RAMANATHAN A K, et al. Integrated CAM-RAM functionality using ferroelectric FETs[C]. 2020 21st International Symposium on Quality Electronic Design, Santa Clara, USA, 2020: 81–86. [76] KAZEMI A, MÜLLER F, SHARIFI M M, et al. Achieving software-equivalent accuracy for hyperdimensional computing with ferroelectric-based in-memory computing[J]. Scientific Reports, 2022, 12(1): 19201. doi: 10.1038/s41598-022-23116-w [77] LIU Liu, KUMAR S, THOMANN S, et al. Compact and high-performance TCAM based on scaled double-gate FeFETs[EB/OL].https://arxiv.org/pdf/2304.03868.pdf.2023.4, 2023. [78] LIU Liu, LAGUNA A F, RAJAEI R, et al. A reconfigurable FeFET content addressable memory for multi-state hamming distance[J]. IEEE Transactions on Circuits and Systems I:Regular Papers, 2023, 70(6): 2356–2369. doi: 10.1109/TCSI.2023.3259940 期刊类型引用(5)
1. 万芳，王煜，王威浩，郑小康，韩文浩，严登明，张迪. 水网构建对汾河流域水资源系统韧性演变的影响. 水资源保护. 2025(01): 19-26 . 
百度学术2. 刘雨欣，栗风永. 融合全置乱超混沌序列和DNA编码的图像加密. 计算机工程. 2025(01): 235-245 . 百度学术3. 张永伟. 卫星图像处理算法研究及其硬件实现. 中国高新科技. 2024(10): 23-24+30 . 百度学术4. 王鹤鹏，李志军. 忆阻耦合的三异质神经元网络及其图像加密应用. 湖南理工学院学报(自然科学版). 2024(02): 23-30 . 百度学术5. 邓迎军，荣海媚，周钦君，孙智鹏，张博. 一种具有超级多稳态的忆阻混沌系统及其在电力图像加密中的应用. 机电工程技术. 2024(08): 191-196 . 百度学术其他类型引用(2)
-
下载:
百度学术
计量
- 文章访问数: 2216
- HTML全文浏览量: 1378
- PDF下载量: 466
- 被引次数: 7
下载:
