Single Event Transient Analysis and Hardening in a Low-Dropout Regulator
-
摘要: 随着集成电路特征尺寸的不断缩减，CMOS集成电路的单粒子效应问题越来越严重。为了提高低压差线性稳压器(LDO)的单粒子瞬态(SET)效应加固效果，该文通过SPICE电路仿真和重离子实验研究了一种28 nm CMOS工艺LDO的SET失效机制，并研究了关键器件尺寸大小对SET脉冲的影响，提出一种有效的LDO加固方法。SPICE电路仿真发现这种LDO的敏感节点主要位于误差放大器(EA)内部。功率管(MOSFET)栅极节点的环路滤波电容会明显地影响单粒子瞬态脉冲的幅度，也会轻微地影响单粒子瞬态脉冲的宽度。误差放大器内部关键节点的器件尺寸会影响稳压器输出的单粒子瞬态脉冲的幅度和宽度。通过增加功率管(MOSFET)栅极节点电容和调整误差放大器内部相关节点器件尺寸的方法对LDO进行了SET加固设计。电路仿真和重离子实验结果表明这种加固方法能够有效地降低LDO输出的单粒子瞬态脉冲的幅度和宽度。
-
关键词:
- 单粒子瞬态 /
- 低压差线性稳压器 /
- 重离子实验 /
- SPICE电路仿真 /
- 28 nm CMOS工艺
Abstract: As the feature size of integrated circuits scales down, the problem of the Single Event Transients (SET) in CMOS integrated circuits is becoming more and more serious. In order to improve the hardening effect of the Low-DropOut regulators (LDO), the mechanism of the SET in a LDO fabricated on 28 nm CMOS technology is studied by SPICE circuit simulation and heavy ion experiment. The influence of the size of the key components on the SET in LDO is also studied. The hardening methods for LDO is proposed. The SPICE circuit simulation results show that the most sensitive nodes are located in the Error Amplifier (EA). The equivalent capacitance on the gate node of the power MOSFET can significantly influence the amplitude of the single event transients and slightly influence the width. The size of the relevant devices in the error amplifier can influence both amplitude and width of the SETs. The LDO is hardened by adding the capacitance on the gate node of power MOSFET and adjusting the size of the relevant devices in the error amplifier. The results of the simulation and the experiment show that the hardening method can significantly decrease the amplitude and width of the SETs. -
1. 引言
单粒子瞬态(Single Event Transient, SET)是由高能带电粒子轰击电路中的敏感节点而产生的电压或者电流的暂时性波动，是一种单粒子效应。当高能带电粒子轰击半导体器件时，沿着粒子轨迹电离出电子-空穴对，这些载流子在电场的作用下通过电荷扩散和漂移进行输运。电荷输运的过程导致器件中发生电流瞬变，从而引起单粒子效应。器件中对于高能粒子轰击最敏感的区域通常是反向偏置的p-n结，这是因为p-n结耗尽区的强电场可以通过漂移运动非常有效地收集由高能粒子激发的电荷。SET脉冲可以在电路中进行传播并影响电路的电学性能，甚至导致电路不能正常工作[1-3]。电路对SET的敏感性主要与电路的架构、器件的工作频率以及工作电压有关。随着半导体制造工艺尺寸的缩减，晶体管几何尺寸减小和栅氧层变薄，器件发生SET所需的电荷变得更少，这导致电路对SET更加敏感[4,5]。
低压差线性稳压器(Low-DropOut regulator, LDO)具有结构简单、噪声低、响应快等优点被广泛应用于空间探索、高能物理实验等应用环境中。然而重离子实验、脉冲激光实验和电路仿真表明，线性稳压器非常容易发生单粒子瞬态效应。线性稳压器发生SET后输出的较大电压脉冲有可能影响电路正常工作甚至损坏其他电路模块。因此研究线性稳压器的单粒子瞬态效应具有非常重要的意义。研究SET的加固，通常以电压脉冲的幅度和宽度作为标准。输入电压、负载电流、负载电容等工作条件会影响线性稳压器输出的SET响应[6-12]。研究表明，线性稳压器内部对SET敏感的节点位于误差放大器(Error Amplifiers, EA)和带隙基准(BandGap Reference, BGR)[13-15]。研究人员研究了一些商业线性稳压器的单粒子瞬态效应，这些研究为线性稳压器的SET加固提供了有效的参考设计。然而这些被研究的器件是分立器件，且生产工艺落后于先进工艺[16-18]。在现代集成电路中，为了提高集成度和性能，通常将多个器件采用标准CMOS工艺集成在同一个芯片上，即片上系统(System On a Chip, SOC)。因此，有必要研究基于快速发展的先进工艺上的片上LDO的SET加固方法。
本文通过SPICE电路仿真和重离子实验研究了一种28 nm CMOS工艺片上低压差线性稳压器的单粒子瞬态效应。通过SPICE电路仿真确定电路中的敏感节点，并分析这些敏感节点发生SET的机制。根据SET的发生机制，提供了加固LDO的方法。最后通过重离子实验验证了该加固方法的有效性。
2. LDO电路结构
本文研究的LDO结构如图1所示，包含功率管(Power MOSFET, MP)、反馈电阻网络、误差放大器、环路滤波电容C1、带隙基准、电荷泵(Charge Pump, CP)等。带隙基准为误差放大器同向输入端提供稳定的参考电压。电荷泵模块将输入的1.8 V电源升压到2.35 V后为误差放大器供电。在误差放大器内部，输入级采用1.8 V电源供电，而输出级采用2.35 V供电，这样可以提高功率管栅极的电压，从而实现非常小的输入到输出的电压差。反馈电阻网络对输出的电压进行采样后反馈给误差放大器的反向输入端。误差放大器对反馈的输出信号和参考电压的差值进行放大后驱动功率管的栅极。与功率管并联的电容C1作为环路滤波电容提供一个极点，补偿电路以提高稳定性。
误差放大器的结构如图2所示，采用的是一个差分转单端的折叠式共源共栅运算放大器。其中，M1,M2和M3组成一个PMOS差分输入对，M3为差分输入对提供尾电流源。M6和M7是共源共栅器件。M8和M9为共源共栅结构提供偏置电流。M4和M5作为输出级的负载管。M10和M11是启动电路。
3. LDO失效机制分析
为了确定LDO内部SET敏感节点及SET产生机制，采用 SPICE电路仿真模拟重离子轰击电路。用式(1)所示的双指数电流源解析模型来模拟SET的电流脉冲[19-21]
I(t) = I0×(e−t/tf−e−t/tr) (1) 其中，I0是SET脉冲电流的最大值，其值等于Q/(tf–tr)，Q是重离子入射后沉积形成的电荷量，tf是电流脉冲上升时间常数，tr是电流脉冲下降时间常数。在正常工作的MOSFET器件中，漏极和衬底通常会形成反向偏置的p-n结，该区域对SET最敏感，因此在进行电路仿真时，电流源从敏感器件的漏极注入。双指数电流源的参数值采用一个经验值，这个经验值通过SPICE电路仿真结果和重离子实验结果对比之后确定。从图1可以看到，线性稳压器内部主要由功率管、环路滤波电容、误差放大器、带隙基准、电荷泵组成，SPICE电路仿真结果表明功率管栅极等效电容和误差放大器对LDO的SET具有重要的影响，下面分别对功率管和误差放大器进行具体分析。
3.1 功率管对SET脉冲影响分析
功率管的源极直接连接到线性稳压器的输出，能够直接影响输出电压。然而，功率管由许多尺寸非常大的NMOS并联组成。由重离子轰击而电离出的电荷和由此产生的电流不会非常大。功率管MP的漏极接与稳压器的输入电源直接相连，衬底直接与地相连，因此漏极和衬底、源极和衬底都构成反向的PN结都为敏感区域。当重离子轰击功率管漏极和衬底之间的敏感区域时，脉冲电流从输入电源流向地，而稳压器的输出电流不会受到影响。当重离子轰击功率管源极与衬底之间的敏感区域时，大部分电子通过沟道向漏极运输，只有很少一部分经过源极，因此脉冲电流主要还是从电源流向地。在SPICE电路仿真时，把双指数电流源从功率管的漏极注入，发现线性稳压器的输出电压几乎保持不变；当把双指数电流源从功率管的源极注入时，从源极注入的电流几乎全部从漏极流出，而稳压器的输出电压只有2 mV的变化，如图3所示，仿真结果验证了分析的正确性。
3.2 误差放大器对SET脉冲影响分析
用双指数电流源轰击误差放大器内部节点，按照稳压器输出SET脉冲幅度大小区分敏感程度，最敏感的5个节点分别是M6, M8, M5, M7和M9，输出的瞬态脉冲波形如图4所示。瞬态脉冲类型有正脉冲和负脉冲，而且脉冲宽度是一个常数，大概是100 ns。而轰击M1, M2, M3, M4后输出的脉冲波形幅度最大只有30 mV。轰击M4时，轰击M4漏极，脉冲电流对M5栅极节点电容迅速充电导致电压升高，静态为2V，升高后大于2V，导致M5关闭，不会影响后级。M4漏极电压高于衬底和源极，因此脉冲电流经漏极流向衬底泄放。轰击M3漏极时，脉冲电流一部分通过沟道被电源VDD吸收，另一部分流入M1, M2的源极，再经过M1, M2漏极，之后其中大部分电流经过启动电路M10和M11漏极流向地，而流经M6, M7, M8, M9的电流很少。轰击M1, M2的情况与轰击M3情况类似，脉冲电流主要通过启动电路M10或M11流向地，因而对LDO输出电压影响很小。
重点分析双指数电流源注入M6的情况，如图5所示，SET的产生过程分为3个阶段。第1个阶段从T1～T2，由电荷输运导致的瞬变电流对M4和M5的栅极寄生电容进行放电，导致M5的栅极电压降低，进而导致M5的漏极电流增大。该阶段中， M5栅极电流由零开始增加，再减小到0。M7的漏极电流开始增大，误差放大器的输出电压开始增大。第2个阶段从T2开始到T3结束，M4和M5栅极电流开始反向增大，向栅极充电，M5栅极电压因此开始升高，M5漏极电流开始减小。第3个阶段从T3开始直到误差放大器的输出电压恢复到正常值。在T3时刻之前，M5漏极电流大于M7的漏极电流，两者的电流差值对误差放大器的输出电容进行充电，其输出电压增大；T3时刻之后，M5的漏极电流小于M7的漏极电流，误差放大器的输出电流极性相反，开始对输出电容进行放电，输出电压开始降低。
对于轰击误差放大器内部其他节点的情况，当轰击M8时，SET脉冲产生过程和轰击M6类似也需要上述3个过程。但轰击M5, M7, M9时，由电荷输运导致的瞬变电流直接对误差放大器输出电容进行充电或放电，充电和放电电流不会经过M5。
4. LDO加固原理仿真分析
4.1 环路滤波电容C1
在电容充电和放电过程中，电容两端的电压变化U、充电或放电电流I、充电或放电时间t与电容的电容值C之间的关系如式(2)所示
U=I×tC (2) 对于一个单粒子事件，电容充电或放电时间是一个常数，那么电容两端的电压变化与充电或放电电流成正比。
在图1所示的稳压器中，环路滤波电容C1与功率管的栅极并联，而且功率管的尺寸比较大，因此栅极电容也比较大，误差放大器的输出等效电容是C1和功率管栅极寄生电容的总和。重离子轰击误差放大器中的敏感节点后产生SET脉冲电流将会对误差放大器的输出电容进行充电或放电。如果脉冲电流为正向，则电容被充电，SET为正脉冲；反之如果脉冲电流为反向，则电容被放电，SET为负脉冲。对于一个给定的SET脉冲，根据式(2)可以知道电容两端的电压变化与电容值成反比。因此可以通过增大环路滤波电容C1的电容值来降低单粒子瞬态脉冲在误差放大器输出端产生的电压脉冲幅度，进而降低LDO输出脉冲幅度。图6是在SPICE电路仿真中，轰击EA的一个敏感点后，环路滤波电容C1的值对LDO输出电压脉冲的影响。可以看到，随着电容C1的值增大，LDO输出的SET脉冲幅度减小，宽度缓慢变大。仿真中也发现，随着功率管的宽度变大，稳压器输出的SET脉冲也具有上述变化趋势。这是因为功率管的宽度越大，栅极等效电容也越大，误差放大器的输出负载电容因此增大。
4.2 误差放大器
当模拟重离子轰击M6时电容的充电或放电电流值等于M5的漏极电流与M7的漏极电流的差值。M5工作在饱和区，其漏极电流与栅源电压的比值用跨导gm表示[22]，如式(3)所示
gm=μCoxWL(VGS−VTH) (3) 其中，Cox是单位面积的栅氧化层电容， μ是载流子迁移率，W是栅宽，L是栅长，VTH是阈值电压，VGS是栅源电压。在电路设计中，通常调整宽长比W/L来优化电路性能。如图7所示，改变M5的宽长比，M5的漏极电流和误差放大器的输出电压脉冲幅度会随着宽长比的增大而增大。
M7的栅极电压非常小，漏极电流非常小，因此误差放大器输出电容的放电过程非常缓慢。如图8所示，改变M7的宽长比，M7的漏极电流随着M7的宽长比增加而增大，电容的放电过程更快，因此脉冲宽度更窄。
根据以上仿真结果可以提出LDO加固方法，即增加环路滤波电容C1的电容值来降低SET脉冲幅度，减小M5的宽长比来降低SET脉冲幅度，或增加M7的宽长比来减小SET脉冲宽度
5. 重离子实验结果
5.1 测试芯片
为了验证SPICE电路仿真结果的正确性和分析的正确性，设计了测试芯片进行重离子实验。基于图1的结构设计了3个LDO, LDO1中环路滤波电容C1的值为0.32 pF, LDO2中环路滤波电容C1的值为0.62 pF, LDO3中环路滤波电容C1的值为0.16 pF，其余电路模块参数一样， LDO1和LDO2中M5, M7的栅宽是LDO3的4倍。
5.2 实验设置
LDO的测试芯片采用28 nm CMOS体硅工艺制作。测试芯片中LDO的输入电压为1.8 V，负载电流设置为5 mA，负载电容为0.65 pF，输出电压大约为0.9 V。测试芯片被减薄至30 μm后安装在印制电路板上进行测试。在空气室温条件下中用重离子垂直入射测试芯片。LDO的输出连接到示波器，示波器采用高于或低于稳压器正常输出电压20 mV的阈值进行触发，一旦LDO的输出电压变化超过20 mV，示波器就会被触发，并将波形数据存储方便后续处理。
重离子实验在中国原子能科学研究院的HI-13串列加速器和空间环境地面模拟装置(SESRI)实施，分别采用了Ge, Ti, Cl和U粒子进行实验，这些装置提供的重离子束可以用来进行单粒子效应实验。表1提供了实验所采用的粒子及其粒子能量、Si中射程、LET值。
表 1 重离子参数粒子种类 能量(MeV) 射程(μm) LET(MeV·cm2/mg) Cl 150 42.8 13.4 Ti 165 33.9 22.0 Ge 208 30.3 37.3 U 700 41.0 45.0 5.3 实验结果
图9是在U粒子的轰击下3个LDO的典型SET脉冲波形。可以看到，LDO1和LDO3的脉冲幅度变化更大；而LDO2的脉冲幅度变化相对较小。LDO2和LDO3的持续时间比LDO1较长。图10是在各种重离子轰击下获得的SET脉冲电压变化幅度和持续时间分布图。从中可以看到，LDO2比LDO1具有更小的脉冲电压变化幅度和更大的脉冲持续时间，这是因为LDO2的环路滤波电容比LDO1的大。LDO3比LDO1有更大的脉冲持续时间，LDO3中M7的宽度比LDO1的小，导致输出更宽的脉冲宽度。
图9和图10的重离子实验结果与图6和图8所示的SPICE电路仿真结果符合，说明加固效果有效，增加环路滤波电容的值可以显著地减小单粒子瞬态脉冲幅度，增加M7的栅宽可以减小单粒子瞬态脉冲宽度。
然而，改变环路滤波电容和器件的长宽比会影响LDO的瞬态响应、稳定性和功耗等特性，因此在实际的应用中需要根据设计需求在单粒子瞬态加固性能和稳压器的瞬态响应、稳定性和电路功耗之间进行折中设计。图11是负载电流在5 mA和10 μA之间跳变时，C1的值对LDO负载瞬态响应的影响，可以看到随着C1值增大，LDO的负载瞬态响应变慢。图12是C1的值和器件长宽比对LDO电源抑制比的影响，可以看到在低频区域电源抑制比与C1的值关系不大，M5器件尺寸越大，电源抑制比越差，M7器尺寸越大电源抑制比越好。图13是C1的值和器件长宽比对LDO相位裕度的影响，可以看到当增益在0 dB时，相位裕度大概在91°左右，受环路电容C1和M5, M7尺寸参数的影响很小。表2是C1的值和器件长宽比对LDO功耗的影响，从中可知，当M7宽度增加时，EA的功耗增加。
表 2 C1的值和器件长宽比对LDO功耗的影响器件宽度 SET宽
度(ns)SET幅
度(mV)EA电源
电流(µA)(W/L)5=2, (W/L)7=2 160 174 49.1 (W/L)5=8, (W/L)7=2 170 272 49.1 (W/L)5=2, (W/L)7=8 100 172 51.6 (W/L)5=8, (W/L)7=8 100 264 51.6 6. 结论
本文通过SPICE电路仿真研究了LDO内部的误差放大器敏感节点、环路滤波电容大小、功率管尺寸对线性稳压器的SET的影响。仿真结果表明，环路滤波电容越大，输出脉冲的电压变化幅度越小，脉冲宽度有较小的增大。通过双指数电流源模拟，找到了误差放大器内部敏感节点位置，并分析了单粒子瞬态脉冲的产生和传播过程。误差放大器内部相关晶体管的尺寸也会影响单粒子瞬态脉冲的幅度和宽度。根据SPICE电路仿真结果，提出了加固方法并设计了测试芯片，经过重离子实验进一步验证了仿真的结果。本文的SPICE电路仿真和重离子实验结果为LDO的单粒子瞬态效应加固设计提供了一种有效的参考方法。
-
表 1 重离子参数
粒子种类 能量(MeV) 射程(μm) LET(MeV·cm2/mg) Cl 150 42.8 13.4 Ti 165 33.9 22.0 Ge 208 30.3 37.3 U 700 41.0 45.0 
下载: 导出CSV
表 2 C1的值和器件长宽比对LDO功耗的影响
器件宽度 SET宽
度(ns)SET幅
度(mV)EA电源
电流(µA)(W/L)5=2, (W/L)7=2 160 174 49.1 (W/L)5=8, (W/L)7=2 170 272 49.1 (W/L)5=2, (W/L)7=8 100 172 51.6 (W/L)5=8, (W/L)7=8 100 264 51.6
下载: 导出CSV
-
[1] ADELL P, SCHRIMPF R D, BARNABY H J, et al. Analysis of single-event transients in analog circuits[J]. IEEE Transactions on Nuclear Science, 2000, 47(6): 2616–2623. doi: 10.1109/23.903817 [2] LI Zheyi, BERTI L, WOUTERS J, et al. Characterization of the total charge and time duration for single-event transient voltage pulses in a 65-nm CMOS technology[J]. IEEE Transactions on Nuclear Science, 2022, 69(7): 1593–1601. doi: 10.1109/TNS.2022.3141070 [3] CHI Yaqing, WU Zhenyu, HUANG Pengcheng, et al. Characterization of single-event transients induced by high LET heavy ions in 16 nm bulk FinFET inverter chains[J]. Microelectronics Reliability, 2022, 130: 114490. doi: 10.1016/j.microrel.2022.114490 [4] SHAH A P and WALTL M. Impact of negative bias temperature instability on single event transients in scaled logic circuits[J]. International Journal of Numerical Modelling:Electronic Networks,Devices and Fields, 2021, 34(3): e2854. doi: 10.1002/jnm.2854 [5] MASSENGILL L W, BHUVA B L, HOLMAN W T, et al. Technology scaling and soft error reliability[C]. 2012 IEEE International Reliability Physics Symposium (IRPS), Anaheim, USA, 2012: 3C. 1.1–3C. 1.7. [6] JOHNSTON A H, MIYAHIRA T F, IROM F, et al. Single-event transients in voltage regulators[J]. IEEE Transactions on Nuclear Science, 2006, 53(6): 3455–3461. doi: 10.1109/TNS.2006.886215 [7] KELLY A T, ADELL P C, WITULSKI A F, et al. Total dose and single event transients in linear voltage regulators[J]. IEEE Transactions on Nuclear Science, 2007, 54(4): 1327–1334. doi: 10.1109/TNS.2007.903243 [8] YAO Ruxue, LU Hongliang, ZHANG Yuming, et al. Radiation-hardened high current low-dropout voltage regulator for space applications[C]. 2022 IEEE 16th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), Nangjing, China, 2022: 1–3. [9] CHEN Xi, GUO Qiancheng, YUAN Hengzhou, et al. A single-event transient radiation hardened low-dropout regulator for LC voltage-controlled oscillator[J]. Symmetry, 2022, 14(4): 788. doi: 10.3390/sym14040788 [10] ADELL P C and SCHEICK L Z. Radiation effects in power systems: A review[J]. IEEE Transactions on Nuclear Science, 2013, 60(3): 1929–1952. doi: 10.1109/TNS.2013.2262235 [11] 赵起锋. 线性稳压器电路结构及其抗SET技术研究[D]. [硕士论文], 国防科技大学, 2017.ZHAO Q F. Research on the circuit structure and radiation-hardened design of linear regulator[D]. [Master dissertation], National University of Defense Technology, 2017. [12] 夏鹏. 电源芯片LDO器件的单粒子效应研究[D]. [硕士论文], 广东工业大学, 2019.XIA P. Study on single-event effect of low dropout regulator[D]. [Master dissertation], Guangdong University of Technology, 2019. [13] WANG Liang, HAN Xupeng, ZHAO Yuanfu, et al. Single-event transient analysis and hardening in a 180 nm CMOS embedded low-dropout regulator[C]. 2017 17th European Conference on Radiation and Its Effects on Components and Systems (RADECS), Geneva, Switzerland, 2017: 1–4. [14] ZHAO Qifeng, YANG Guoqing, SUN Yongjie, et al. Research on the effect of single-event transient of an on-chip linear voltage regulator fabricated on 130 nm commercial CMOS technology[J]. Microelectronics Reliability, 2017, 73: 116–121. doi: 10.1016/j.microrel.2017.04.030 [15] DUAN Zhikui, DING Yi, LU Chong, et al. A single-event transient hardened LDO regulator with built-in filter[J]. IEICE Electronics Express, 2015, 12(22): 20150850. doi: 10.1587/elex.12.20150850 [16] VAN VONNO N W, PEARCE L W, KNUDSEN K C, et al. Total dose and single event testing of the Intersil ISL75051SRH low dropout regulator[C]. 2012 IEEE Radiation Effects Data Workshop, Miami, USA, 2012: 1–6. [17] VAN VONNO N W, GILL J S, PEARCE L G, et al. Total dose and SEE testing of the Intersil ISL75052SEH low dropout regulator[C]. 2015 15th European Conference on Radiation and its Effects on Components and Systems (RADECS), Moscow, Russia, 2015: 1–6. [18] VAN VONNO N W, MANSILLA O, GILL J S, et al. Single-event effects testing of the Renesas ISL70005SEH dual output point-of-load regulator[C]. 2020 IEEE Radiation Effects Data Workshop (in conjunction with 2020 NSREC), Santa Fe, USA, 2020: 1–7. [19] MESSENGER G C. Collection of charge on junction nodes from ion tracks[J]. IEEE Transactions on Nuclear Science, 1982, 29(6): 2024–2031. doi: 10.1109/TNS.1982.4336490 [20] XU Changqing, LIU Yi, LIAO Xinfang, et al. Machine learning regression-based single-event transient modeling method for circuit-level simulation[J]. IEEE Transactions on Electron Devices, 2021, 68(11): 5758–5764. doi: 10.1109/TED.2021.3113884 [21] BLACK D A, ROBINSON W H, WILCOX I Z, et al. Modeling of single event transients with dual double-exponential current sources: Implications for logic cell characterization[J]. IEEE Transactions on Nuclear Science, 2015, 62(4): 1540–1549. doi: 10.1109/TNS.2015.2449073 [22] RAZAVI B. Design of Analog CMOS Integrated Circuits[M]. 2nd ed. New York: McGraw-Hill Education, 2017: 19–20. -
下载:
计量
- 文章访问数: 432
- HTML全文浏览量: 458
- PDF下载量: 52
- 被引次数: 0
下载:
