高级搜索

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

星地高速数传系统低复杂度可重构LDPC编码器设计

康婧 安军社 王冰冰

康婧, 安军社, 王冰冰. 星地高速数传系统低复杂度可重构LDPC编码器设计[J]. 电子与信息学报, 2021, 43(12): 3727-3734. doi: 10.11999/JEIT200118
引用本文: 康婧, 安军社, 王冰冰. 星地高速数传系统低复杂度可重构LDPC编码器设计[J]. 电子与信息学报, 2021, 43(12): 3727-3734. doi: 10.11999/JEIT200118
Jing KANG, Junshe AN, Bingbing WANG. Low Complexity and Reconfigurable LDPC Encoder for High-speed Satellite-to-ground Data Transmissions[J]. Journal of Electronics & Information Technology, 2021, 43(12): 3727-3734. doi: 10.11999/JEIT200118
Citation: Jing KANG, Junshe AN, Bingbing WANG. Low Complexity and Reconfigurable LDPC Encoder for High-speed Satellite-to-ground Data Transmissions[J]. Journal of Electronics & Information Technology, 2021, 43(12): 3727-3734. doi: 10.11999/JEIT200118

星地高速数传系统低复杂度可重构LDPC编码器设计

doi: 10.11999/JEIT200118
基金项目: 中国科学院空间科学先导卫星专项(XDA15320100)
详细信息
    作者简介:

    康婧:女,1993年生,博士生,研究方向为数字通信、信道编译码技术及大规模集成电路设计

    安军社:男,1969年生,研究员,研究方向为空间综合电子技术

    王冰冰:男,1996年生,硕士生,研究方向为信道编译码技术

    通讯作者:

    康婧 k_naive@163.com

  • 中图分类号: TN911.22

Low Complexity and Reconfigurable LDPC Encoder for High-speed Satellite-to-ground Data Transmissions

Funds: The Space Science Leading Satellite Project, Chinese Academy of Sciences(XDA15320100)
  • 摘要: 为满足近地轨道(LEO)卫星星地高速数传系统对高通量、低复杂度、高可靠性信道编码的应用需求,该文提出一种基于国际空间数据系统咨询委员会(CCSDS)近地卫星通信标准低密度奇偶校验(LDPC)码的低复杂度可重构编码器设计实现方案。通过对输入信息比特插0处理和拆分循环矩阵,并分析不同并行度编码的结构特点,实现了可重构编码方案,提高了编码器的灵活性和编码数据吞吐率;采用优化的移位寄存器累加单元,降低了编码器的整体硬件资源规模。在Xilinx FPGA上对提出的编码器进行了实现,结果表明,在125 MHz系统工作时钟下,编码数据吞吐率最高可达1 Gbps,归一化编码数据吞吐率与其它文献并行度相近的编码器相比提高了17.1%,其寄存器资源和查找表资源与相同平台已有方案相比分别降低了13.7%和14.8%。
  • 图  1  低复杂度可重构LDPC编码器

    图  2  低复杂度可重构LDPC编码器工作流程

    图  3  SRAA单元

    图  4  OpSRAA单元

    图  5  测试场景与测试结果

    表  1  SRAA和OpSRAA资源对比

    寄存器二输入异或门二输入与门
    SRAA$511 \times 2$511511
    OpSRAA$511 \times 2$5110
    下载: 导出CSV

    表  2  不同文献编码器对比

    文献[8]文献[11]文献[12]本文
    FPGA型号xc4vlx80-12ff1148xc6vlx240t-1ff1156xc7k325-2tffg900xc4vlx80-12ff1148
    编码并行度27982, 4, 8
    Slices Registers1432645394593312357
    Slices LUT's2557267416503521791
    IOBs11123719
    GCLKs111
    Block RAM/FIFO(kbit)36025924
    下载: 导出CSV

    表  3  本文编码器吞吐率

    编码并行度$M$${t_{{\rm{cycle}}}}$T(Mbps)编码延时(ms)
    24096259.2931.59
    42048517.5815.83
    810241031.147.94
    注:编码延时=n/T,为待编码数据进入编码器到编码完成所需时间。
    下载: 导出CSV

    表  4  不同文献归一化编码器吞吐率对比

    文献[8]文献[11]文献[12]本文
    系统时钟(MHz)193150100125
    编码并行度M27988
    T(Mbps)38610258001000
    T/${f_{{\rm{clk}}}}$2.006.838.008.00
    下载: 导出CSV
  • [1] 李炯卉. 基于可变编码多载波调制技术的星地高速数传系统研究[D]. [博士论文], 中国科学院大学(中国科学院国家空间科学中心), 2018.

    LI Jionghui. Satellite-ground high-rate data transmission system based on variable coding multi-carrier modulation[D].[Ph.D. dissertation], University of Chinese Academy of Sciences (National Space Science Center, the Chinese Academy of Sciences), 2018.
    [2] 张浩, 殷柳国. 星地高速数传系统LDPC编码器ASIC集成芯片设计[J]. 宇航学报, 2015, 36(1): 96–102. doi: 10.3873/j.issn.1000-1328.2015.01.013

    ZHANG Hao and YIN Liuguo. ASIC design of an LDPC encoder for satellite-ground high-speed data transmission system[J]. Journal of Astronautics, 2015, 36(1): 96–102. doi: 10.3873/j.issn.1000-1328.2015.01.013
    [3] GALLAGER R. Low-density parity-check codes[J]. IRE Transactions on Information Theory, 1962, 8(1): 21–28. doi: 10.1109/TIT.1962.1057683
    [4] CCSDS. CCSDS 131.0-B-2-TM Synchronization and channel coding[S]. Washington: CCSDS, 2011.
    [5] WU Hao and WANG Huayong. A high throughput implementation of QC-LDPC codes for 5G NR[J]. IEEE Access, 2019, 7: 185373–185384. doi: 10.1109/ACCESS.2019.2960839
    [6] MAHDI A and PALIOURAS V. A low complexity-high throughput QC-LDPC encoder[J]. IEEE Transactions on Signal Processing, 2014, 62(10): 2696–2708. doi: 10.1109/tsp.2014.2314435
    [7] 马明晓, 安军社. 欧氏几何LDPC长码的卫星通信编码方案研究[J]. 计算机测量与控制, 2014, 22(3): 813–815, 829. doi: 10.16526/j.cnki.11-4762/tp.2014.03.051

    MA Mingxiao and AN Junshe. Research on long Euclidean geometry-based LDPC coding scheme for satellite communications[J]. Computer measurement &Control, 2014, 22(3): 813–815, 829. doi: 10.16526/j.cnki.11-4762/tp.2014.03.051
    [8] 燕威, 薛长斌. 高效低功耗低并行度LDPC编码方法[J]. 电子与信息学报, 2016, 38(9): 2268–2273. doi: 10.11999/JEIT151362

    YAN Wei and XUE Changbin. An efficient LDPC encoder scheme with low-power low-parallel[J]. Journal of Electronics &Information Technology, 2016, 38(9): 2268–2273. doi: 10.11999/JEIT151362
    [9] WANG Zhaohui, HAO Xin, LIN Changxing, et al. An efficient hardware LDPC encoder based on partial parallel structure for CCSDS[C]. The IEEE 18th International Conference on Communication Technology, Chongqing, China, 2018: 136–139.
    [10] 叶荣润, 黄聪, 俞帆. 高速并行LDPC编码的FPGA实现[J]. 无线电工程, 2012, 42(3): 25–26, 37. doi: 10.3969/j.issn.1003-3106.2012.03.008

    YE Rongrun, HUANG Cong, and YU Fan. FPGA implementation of high-speed parallel LDPC encoding[J]. Radio Engineering, 2012, 42(3): 25–26, 37. doi: 10.3969/j.issn.1003-3106.2012.03.008
    [11] 曹明星. 卫星通信中LDPC码高速编译码器实现技术研究[D].[硕士论文], 西安电子科技大学, 2018.

    CAO Mingxing. Implementation of high-speed codec for LDPC codes in satellite communication[D].[Master dissertation], Xidian University, 2018.
    [12] 王干. 800 Mbps吞吐率LDPC码并行编译码关键技术与验证[D]. [硕士论文], 电子科技大学, 2017.

    WANG Gan. Key technology and verification of 800Mbps throughput parallel coding and decoding for LDPC code[D]. [Master dissertation], University of Electronic Science and Technology of China, 2017.
    [13] 栾志斌, 裴玉奎, 葛宁. 低存储高速可重构LDPC码译码器设计及ASIC实现[J]. 电子与信息学报, 2014, 36(10): 2287–2292. doi: 10.3724/SP.J.1146.2013.01939

    LUAN Zhibin, PEI Yukui, and GE Ning. Design and ASIC implementation of low memory high throughput reconfigurable LDPC decoder[J]. Journal of Electronics &Information Technology, 2014, 36(10): 2287–2292. doi: 10.3724/SP.J.1146.2013.01939
    [14] 魏星, 黄志洪, 杨海钢. 高吞吐率双模浮点可重构FFT处理器设计实现[J]. 电子与信息学报, 2018, 40(12): 3042–3050. doi: 10.11999/JEIT180170

    WEI Xing, HUANG Zhihong, and YANG Haigang. High throughput dual-mode reconfigurable floating-point FFT processor[J]. Journal of Electronics &Information Technology, 2018, 40(12): 3042–3050. doi: 10.11999/JEIT180170
    [15] 王刚, 李冰, 刘勇, 等. 一种可重构LDPC编码器的设计与实现[J]. 微计算机信息, 2010, 26(12-2): 168–170. doi: 10.3969/j.issn.2095-6835.2010.35.067

    WANG Gang, LI Bing, LIU Yong, et al. Design and implementation of a reconfigurable LDPC encoder[J]. Microcomputer Information, 2010, 26(12-2): 168–170. doi: 10.3969/j.issn.2095-6835.2010.35.067
    [16] 袁东风, 张海刚. LDPC码理论与应用[M]. 北京: 人民邮电出版社, 2008: 37–40.

    YUAN Dongfeng and ZHANG Haigang. LDPC Code Theory and Applications[M]. Beijing: Post & Telecom Press, 2008: 37–40.
  • 加载中
图(5) / 表(4)
计量
  • 文章访问数:  840
  • HTML全文浏览量:  559
  • PDF下载量:  80
  • 被引次数: 0
出版历程
  • 收稿日期:  2020-02-21
  • 修回日期:  2021-06-07
  • 网络出版日期:  2021-07-12
  • 刊出日期:  2021-12-21

目录

    /

    返回文章
    返回