Circuits Optimization and System Linearization for High Efficiency and Wideband Envelope Tracking Architecture
-
摘要:
为改善包络跟踪(ET)发射机带宽、效率、线性度等指标，需优化其关键电路性能并校正系统非线性行为。针对该问题，该文构建电源调制器等效模型，推导其效率极值并阐述效率优化方法；引入频率补偿网络来提升电路带宽及线性性能；基于系统非线性行为特征，提出包络增强型数字预失真模型及线性化方案；设计实际电路并搭建包络跟踪系统。对于S频段5/10/20 MHz带宽6.7 dB峰均比测试信号，该系统功放平均效率分别为61%, 54%, 44%，且矢量幅度误差(EVM)均优于1%，具有较好的带宽、效率、线性度等性能，验证了电路优化方法及非线性行为校正方案的可行性。
Abstract:To improve bandwidth, efficiency and linearity of Envelope Tracking (ET) architecture, it is necessary to optimize the performance of envelope supply modulator and linearize nonlinear behavior of the ET system. The optimization procedure of the supply modulator is proposed based on the equivalent circuit model. The frequency compensation network is used to improve the bandwidth and linearity of the modulator circuit. An envelope enhanced memory polynomial digital pre-distortion model is introduced to address the nonlinear distortion of the ET system. The practical circuit mentioned above is fabricated and the overall experimental system is set up. Measurement results show that the ET PA at S-band obtains measured efficiency 61%, 54%, 44% and Error Vector Magnitude (EVM) 1% for 6.7 dB PAPR signals with 5 MHz/10 MHz/20 MHz modulation bandwidths, respectively. The ET system exhibits competitive bandwidth, efficiency and linearity, which verifies the proposed optimization and linearization methodology.
-
1. 引言
目前通信系统广泛采用复杂高阶调制及复用方式提高频谱利用率，导致信号具有较高峰均功率比(Peak-to-Average Power Ratio, PAPR)，使得功放(Power Amplifier, PA)组件需工作在回退区以确保线性指标，从而令系统能耗增大。采用基于动态电源调制策略的包络跟踪(Envelope Tracking, ET)技术[1]，可使PA在不同功率信号激励下均达到饱和，从而显著降低系统能耗。ET技术的动态电源调制架构与系统载波频率无关，且具有较宽的高效率功率回退区。相比其它发射方案[2,3]，ET技术在宽带多模及高峰均比应用场景下具有优势，且同样能够利用数字预失真(Digital Pre-Distortion, DPD)实现非线性行为校正。
ET架构是数字、模拟、射频混合系统，学科交叉性强且各关键技术紧密关联，任一领域的技术瓶颈均会造成系统性能恶化。当前国外团队设计的ET系统主流性能水平如下：载波为L/S频段，调制信号带宽(BandWidth, BW)为20 MHz, PAPR为6～7 dB，平均效率40%～50%，矢量幅度误差(Error Vector Magnitude, EVM)优于3%，邻近信道功率比(Adjacent Channel Power Ratio, ACPR)优于–45 dBc[4-8]。目前国内研究团队仍在进行电源调制器，也称包络放大器，(Envelope Amplifier, EA)技术攻关，其带宽水平为5～10 MHz[9-13]，且国内关于同时具备宽带、高效、高线性指标的ET系统级测试结果鲜有报道。
为设计满足目前无线通信工程应用需求的ET发射机，本文对其核心电路性能优化方法以及系统非线性校正方案进行研究，研制了宽带EA电路并构建了完整的ET系统。该系统对于S频段5～20 MHz带宽高峰均比测试信号，可获得44%～61%的平均效率，且EVM优于1%，展现了较好的带宽、效率、线性性能。
2. 混合型EA性能优化及电路设计
2.1 混合型EA电路结构
作为ET系统核心组件，EA的性能对系统指标有决定性影响。目前EA的主流设计思想是构建混合型电路，实现线性放大器与开关电源转换器优势互补。图1是一种线性电压源并联开关电流源的混合型EA结构，其中线性级完成包络信号线性放大，为PA提供动态漏极电压以及高频电流；感应级对线性级电流进行采样，使用迟滞比较方式产生开关控制信号；开关级可实现高效率电压变换，为PA提供低频电流。由于包络信号能量集中在低频区，因此采用上述结构可以兼具线性与效率指标[5]。
对于混合型EA，其开关级电流占比与开关频率通常被认为是效率的制约因素，故研究者从开关控制方式、开关路数等角度提出改进型电路[8-13]，然而增加电路复杂度的改进方案，会提升电路设计及调试难度，影响稳定性，甚至恶化系统综合性能。另一方面，混合型EA设计变量繁多，为简化分析，研究者通常采用直流加单音信号来等效输入包络[8-13]，仅对电路静态特性进行分析。然而EA工作行为与输入包络动态特性有强相关性，故采用上述方式获得的结果不能有效指导实际电路调测，从而无法发掘EA性能潜力。
本文针对图1结构，关注其动态特性，采用实际包络作为激励源来分析电路行为及设计参量的影响；此外，基于开关级仅提供低频电流的设计原则，将其简化为准恒流源。通过分析开关频率范围及其效率特性，论证该模型的合理性，并提出EA性能优化方法，从而研制具有工程应用价值的宽带高效线性EA电路。
2.2 开关频率与开关级效率
混合型EA采用迟滞比较方式产生开关控制信号，故调制信号带宽BW、幅度概率分布函数(Probability Distribution Function, PDF)特性，以及比较器迟滞宽度
$h$ 决定了平均开关频率${f_{{\rm{sw\_ave}}}}$ 。$h = 0$ 时，开关动作次数正比于电流采样信号穿越其均值线的事件概率。$h > 0$ 时，开关仅在电流采样信号依次上穿正迟滞线和下穿负迟滞线事件发生时才完成一次动作。图2为电流采样信号与开关波形示意图，显然开关动作概率随$h$ 增大呈下降趋势。本文分别选取码速率${R_{\rm{S}}}$ 为8 Msps, 16 Msps, 32 Msps，成型系数$a = 0.25$ 的16QAM和64QAM调制信号，经过De-troughing[14]预处理产生包络信号。采用统计分析方式可获得开关频率分布特征及${f_{{\rm{sw\_ave}}}}$ 。图3描绘了
$h$ 增大时，${f_{{\rm{sw\_ave}}}}$ 与${R_{\rm{S}}}$ 之比$\beta $ ($\beta {\rm{ = }}$ ${f_{{\rm{sw\_ave}}}}/{R_{\rm{S}}} $ )的变化趋势以及16QAM, 64QAM包络幅度PDF。当$h = 0$ 时，$\beta $ 有最大值，且该值与包络幅度PDF特性相关，即与基带信号调制方式相关。针对本文选用的多组不同带宽16QAM调制信号，有式(1)的参数关系$${\rm{Max}}({f_{{\rm{sw\_ave}}}}) < 0.5{R_{\rm{S}}} = 0.5{\rm{BW}}/(1 + a)$$ (1) 式(1)表明
${f_{{\rm{sw\_ave}}}}$ 存在上限值，且该值远低于包络带宽(3～5倍调制信号带宽)。另一方面，开关电源转换器电感$L$ 的电流存在纹波，其波动幅度$\Delta {I_{\rm{L}}}$ 可由式(2)计算$$\Delta {I_{\rm{L}}} = \frac{{{V_{{\rm{dc}}}}D(1 - D)}}{{L{f_{{\rm{sw\_ave}}}}}}$$ (2) 式(2)中D为开关占空比，等于输出包络的有效值
${\rm{rms}}({V_{{\rm{out}}}})$ 与电源电压${V_{{\rm{dc}}}}$ 之比。为确保转换器工作在电感电流连续模式[5,6]，需要约束电流最大波动幅度${\rm{Max}}(\Delta {I_{\rm{L}}})$ ，据此可推导出式(3)的结论$${\rm{Min}}({f_{{\rm{sw\_ave}}}}) > \frac{{{V_{{\rm{dc}}}}D(1 - D)}}{{L{\rm{Max}}(\Delta {I_{\rm{L}}})}}$$ (3) 综上，混合型EA正常工作时
${f_{{\rm{sw\_ave}}}}$ 变化范围有限。例如选择BW为20 MHz的16QAM信号产生激励包络，并将${\rm{Max}}(\Delta {I_{\rm{L}}})$ 设定为0.1 A，则有$3.2\;{\rm{ MHz}} < {f_{{\rm{sw\_ave}}}} < 8\;{\rm{ MHz}}$ 。基于该结论，可进一步分析开关级平均效率${\eta _{{\rm{sw\_ave}}}}$ 的特性。开关级损耗包含导通、交叠及驱动损耗，均与器件固有参数及开关频率相关[5-7]。若器件选定，则开关级损耗近似与${f_{{\rm{sw\_ave}}}}$ 成正比，即${\eta _{{\rm{sw\_ave}}}}$ 取决于${f_{{\rm{sw\_ave}}}}$ 。本文利用Cadence OrCAD建立EA电路PSpice模型，通过仿真求取开关电源转换器平均效率。尽管随着开关频率提升，电路效率呈下降趋势，然而当开关频率在3.2～8.0 MHz范围内时，开关电源转换器的平均效率为91%～93%，可近似为常数。2.3 开关级功率占比与线性级效率
上文分析表明，开关级可视为准恒流源，且其平均效率
${\eta _{{\rm{sw\_ave}}}}$ 近似为常数。下面将讨论线性级效率特性。依据图1，假设负载电流为${i_{\rm{L}}}(t)$ ，则有$${i_{\rm{L}}}(t) = {i_{{\rm{sw}}}}(t) + {i_{{\rm{lin}}}}(t)$$ (4) 其中
${i_{{\rm{sw}}}}(t)$ ,${i_{{\rm{lin}}}}(t)$ 分别为开关级、线性级提供负载的电流。假设开关级仅提供直流成分，则定义设计参数$k$ 后，可将开关级电流表示为$$ {i_{{\rm{sw}}}}(t) = k\overline {{i_{\rm{L}}}(t)} $$ (5) EA为负载提供的平均功率为
$$ \begin{split} {P_{{\rm{out\_avg}}}}\,& = \frac{1}{T}\int_0^T {V_{{\rm{out}}}}(t){i_{\rm{L}}}(t){\rm{d}}t \\ &= {R_{\rm{L}}} \frac{1}{T}\int_0^T {i_{\rm{L}}^2(t){\rm{d}}t} = i_{{\rm{L\_rms}}}^2{R_{\rm{L}}} \end{split} $$ (6) 开关级供给负载的功率为
$$ \begin{split} {P_{{\rm{sw\_avg}}}}\,& = \frac{1}{T}\int_0^T {{V_{{\rm{out}}}}(t){i_{{\rm{sw}}}}(t){\rm{d}}t }\\ & =\frac{1}{T}\int_0^T {{i_{\rm{L}}}(t){R_{\rm{L}}}{i_{{\rm{sw}}}}(t){\rm{d}}t} = k{\overline {{i_{\rm{L}}}(t)} ^2}{R_{\rm{L}}} \end{split} $$ (7) 定义开关级功率占比
$\gamma \in [0,1]$ ，有$$ \gamma = \frac{{{P_{{\rm{sw\_avg}}}}}}{{{P_{{\rm{out\_avg}}}}}} = \frac{{k{{\overline {{i_{\rm{L}}}(t)} }^2}{R_{\rm{L}}}}}{{i_{{\rm{L\_rms}}}^2{R_{\rm{L}}}}} = k{\left( {\frac{{\overline {{i_{\rm{L}}}(t)} }}{{{i_{{\rm{L\_rms}}}}}}} \right)^2} $$ (8) 线性级供给负载的功率为
$$ \begin{split} {P_{{\rm{lin\_avg}}}} \,&= \frac{1}{T}\int_0^T {{V_{{\rm{out}}}}(t){i_{{\rm{lin}}}}(t){\rm{d}}t }\\ &= \frac{1}{T}\int_0^T {{i_{\rm{L}}}(t){R_{\rm{L}}}{i_{{\rm{lin}}}}(t){\rm{d}}t} = i_{{\rm{L\_rms}}}^2{R_{\rm{L}}} \\ & \quad - k{\overline {{i_{\rm{L}}}(t)} ^2}{R_{\rm{L}}} \end{split} $$ (9) 定义线性级电路的等效负载为
${R_{{\rm{lin}}}}$ ，则有$${R_{{\rm{lin}}}} = \frac{{V_{{\rm{out\_rms}}}^2}}{{{P_{{\rm{lin\_avg}}}}}} = \frac{{i_{{\rm{L\_rms}}}^2{R_{\rm{L}}}^2}}{{i_{{\rm{L\_rms}}}^2{R_{\rm{L}}} - k{{\overline {{i_{\rm{L}}}(t)} }^2}{R_{\rm{L}}}}} = \frac{{{R_{\rm{L}}}}}{{1 - \gamma }}$$ (10) 式(10)表明开关电流源会对线性电压源造成负载牵引效应，即线性级的等效负载
${R_{{\rm{lin}}}}$ 随着$\gamma $ 的提升而增大，该现象对线性级平均效率${\eta _{{\rm{lin\_ave}}}}$ 造成影响。此外，${\eta _{{\rm{lin\_ave}}}}$ 还与动态包络信号的幅度概率分布${\rm{prob}}({V_{{\rm{out}}}})$ 、推挽电路偏置${V_{{\rm{gs}}}}$ 等诸多因素相关$$ {\eta _{{\rm{lin\_avg}}}} = \frac{{\displaystyle\int_{{V_{{\rm{outMin}}}}}^{{V_{{\rm{outMax}}}}} {{\rm{prob}}({V_{{\rm{out}}}})[V_{{\rm{out}}}^2(1 - \gamma )/{R_{\rm{L}}}]{\rm{d}}{V_{{\rm{out}}}}} }}{{\displaystyle\int_{{V_{{\rm{outMin}}}}}^{{V_{{\rm{outMax}}}}} {\operatorname{prob} ({V_{{\rm{out}}}}){P_{{\rm{dc}}}}({V_{{\rm{gs}}}},{V_{{\rm{out}}}},\gamma ){\rm{d}}{V_{{\rm{out}}}}} }} $$ (11) 式(11)难于求得解析形式，故本文利用PSpice仿真建立等效电路模型获取线性级效率数值解，然后拟合出特定条件下
${\eta _{{\rm{lin\_ave}}}}$ 与$\gamma $ 的关系为$${\eta _{{\rm{lin\_ave}}}} = u(\gamma )$$ (12) 2.4 混合型EA电路平均效率建模与优化
混合型EA电路采用线性电压源并联开关电流源的方式为负载供电，其平均效率[5]可表示为
$${\eta _{{\rm{EA\_ave}}}} = \frac{1}{{\gamma /{\eta _{{\rm{sw\_ave}}}} + (1 - \gamma )/{\eta _{{\rm{lin\_ave}}}}}}$$ (13) 基于上文分析，
${\eta _{{\rm{sw\_ave}}}}$ 可视为常数C,${\eta _{{\rm{lin\_ave}}}}$ 也存在约束条件式(12)，故${\eta _{{\rm{EA\_ave}}}}$ 的优化问题可描述为$$ \left. \begin{aligned} & {{\rm{max }}\;\;\;{\eta _{{\rm{EA\_ave}}}}({\eta _{{\rm{sw\_ave}}}},{\eta _{{\rm{lin\_ave}}}},\gamma ){\rm{ }}} \\ & {{\rm{s}}{\rm{.t}}{\rm{. }}\;\;\;{\eta _{{\rm{sw\_ave}}}} = {\rm{C, }}\;\;{\eta _{{\rm{lin\_ave}}}} = u(\gamma ),\;\;{\rm{ 0 < }}\gamma {\rm{ < 1 }}} \end{aligned} \right\} $$ (14) 设定常数C取值为92%，式(13)表征的EA平均效率曲面3维视图及俯视图见图4。俯视图标注了3条等高线(
${\eta _{{\rm{EA\_ave}}}}$ =78%,${\eta _{{\rm{EA\_ave}}}}$ =82%,${\eta _{{\rm{EA\_ave}}}}$ =86%)作为参考线。本文选择BW为20 MHz的16QAM信号产生输入包络作为激励源，基于2.3节分析方法，设置3种推挽电路偏置电压${V_{{\rm{gs}}}}$ (4.0 V, 3.7 V, 3.4 V)，分别拟合出3条${\eta _{{\rm{lin\_ave}}}}$ 与$\gamma $ 的关系曲线，见图4(b)中的曲线(a), (b), (c)。按照此方式明确${\eta _{{\rm{lin\_ave}}}}$ 约束条件后，式(14)描述的优化问题易于求解。例如${V_{{\rm{gs}}}}$ =3.4 V时，${\eta _{{\rm{EA\_ave}}}}$ 在$\gamma $ =0.89处获得最大值82%。EA输入包络存在很大动态范围，使得
${\eta _{{\rm{lin\_ave}}}}$ 难于超过50%，故增大$\gamma $ 是优化${\eta _{{\rm{EA\_ave}}}}$ 的有效策略。然而${\eta _{{\rm{lin\_ave}}}}$ 随$\gamma $ 增大而下降，即${\eta _{{\rm{EA\_ave}}}}$ 极值点并非在$\gamma = 1$ 时获得。当$\gamma $ 为包络直流功率占比时，增大${\eta _{{\rm{lin\_ave}}}}$ 成为提升${\eta _{{\rm{EA\_ave}}}}$ 的有效方法。另一方面，尽管改变推挽电路偏置可改善${\eta _{{\rm{lin\_ave}}}}$ 从而提升${\eta _{{\rm{EA\_ave}}}}$ ，但该操作会使电路线性度恶化，即发射系统功放线性与效率的矛盾被转移至EA电路。2.5 混合型EA电路带宽及线性度
依据上文分析内容，采用迟滞控制方式的混合型EA对开关频率的需求并不苛刻，即开关频率并非EA带宽性能提升的瓶颈。线性级电路需完成包络信号线性放大，其性能对EA的带宽及线性指标有最直接影响。EA线性级采用高速运放为宽带包络信号提供电压增益，并使用推挽型源级跟随器来提供带载能力。该结构中，MOS器件的寄生电容以及负载端容性成分将造成线性级环路增益传递函数增加极点，从而导致系统闭环响应出现频域尖峰，恶化电路带宽与线性度，甚至破坏系统稳定性[15]。
为提升线性级电路稳定性，优化其带宽性能，本文采用图5所示反馈网络对电路进行频率补偿，即从增益级末端反馈高频电压，从输出级末端反馈低频电压。该结构在输出端产生高频旁路，可有效隔离输出端容性负载引入的极点影响。图6为使用该补偿技术前后线性级幅频特性对比，显然该方法可有效提升电路稳定性，使线性级获得更佳带宽性能。
EA线性度的评估需要直接体现电路输出包络
${V_{{\rm{out}}}}$ 与输入包络${V_{{\rm{in}}}}$ 的信号质量差异，可用归一化均方根误差(Normalized Root-Mean-Square Error, NRMSE)来衡量，计算方法为$${\rm{NRMSE}} = {\rm{rms}}\left( {\frac{{{V_{{\rm{in}}}}(t)}}{{{\rm{rms}}({V_{{\rm{in}}}}(t))}} - \frac{{{V_{{\rm{out}}}}(t)}}{{{\rm{rms}}({V_{{\rm{out}}}}(t))}}} \right)$$ (15) 随着包络带宽的增大，EA的NRMSE指标会恶化。这种恶化一方面是来源于线性级幅频特性以及器件压摆率的限制，另一方面是由于开关噪声的影响。此外，在EA效率与线性的权衡过程中也可能造成线性损失。依据本文实践经验，线性较差的EA不仅影响ET系统线性度，而且会恶化整体效率。因此对于EA电路的设计，建议以NRMSE小于5%作为约束条件来衡量带宽与效率优化结果的有效性。
2.6 电路设计及测试验证
基于上述分析，本文设计了宽带高效混合型EA电路，实物图见图7(a)。分别采用调制带宽为20 MHz, 40 MHz, 60 MHz的16QAM信号(PAPR为6.7 dB)生成激励包络，并使用7.5 Ω水泥电阻作为负载，通过测试获得该EA电路的实际性能。图7(b)展现了EA平均效率与输出功率的关系曲线。在各类包络信号激励下，当输出功率大于5 W时，EA平均效率均高于70%。对于40 MHz调制带宽的包络信号，当EA输出功率大于18 W时，平均效率可达81.7%，且此时EA的NRMSE为4.7%，其归一化输入包络、输出包络及其误差信号的功率谱特性如图8所示。通过对EA电路进行DPD线性化校正，可使NRMSE提升至2.4%。表1对比了本文设计的EA电路性能实测结果与近年文献报道的相关测试结果。显然本文设计的EA电路具有较好的工程应用价值。
表 1 本文EA电路测试结果与近年文献结果对比3. ET系统非线性行为校正
目前工程应用领域广泛采用记忆多项式模型[16]实现PA的DPD性化校正，然而传统记忆多项式模型无法表征PA漏极调制效应，因此应用于ET系统时无法获得最佳线性化效果[4]。本文采用一种包络增强型记忆多项式模型来实现ET功放的建模，模型如式(16)
$$ \begin{split} z(n) =\,& \sum\limits_{{m_1} = 0}^{{M_1} - 1} {\sum\limits_{{m_2} = 0}^{{M_2} - 1} {\sum\limits_{k = 1}^K {{h_m}{{_{_1}}_m}_{_2k}} } } x(n - {m_1})\\ & \cdot{\left| {x(n - {m_1})} \right|^{k - 1}}\left| {x(n - {m_2})} \right| \end{split} $$ (16) 其中，
${h_{{m_1}{m_2}k}}$ 为建模系数，K表示非线性阶数，M1, M2表示记忆深度。该模型在传统记忆多项式模型的基础上增加了包络成分$\left| {x(n - {m_2})} \right|$ ，用来表征ET功放动态漏极供电模式带来的幅度调制非线性行为。另一方面，EA电路在对包络信号进行放大的过程中也会引入非线性失真，这种非线性在一定程度上也可通过记忆多项式表征。本文先对EA电路进行非线性建模，并在包络通道上引入包络信号DPD模块，然后再进行ET功放非线性模型参数辨识，从而实现系统非线性行为校正。
4. ET系统测试结果
4.1 ET测试系统
本文构建完整的ET测试系统来评估前文所提EA电路性能以及非线性校正方案的可行性。图9为ET测试系统框图。该系统在计算机中完成基带信号产生、包络信号生成及预处理等环节，分别将基带信号、包络信号下载至矢量信号源R&S SMJ100A和任意波形发生器Tektronix AWG7122C，从而产生ET系统射频通道与包络通道的输入信号。包络通道信号经EA完成电源调制后送入PA漏极，同时使用示波器Tektronix MSO5104B对供电包络信号进行监测。功放输出端分别使用R&S FSW50和功率计R&S NRP2进行信号采集及功率测量。各仪器测试数据送入计算机进行信号分析与处理，最终实现非线性模型辨识及线性化校正。
4.2 测试结果
选用载波频率2.1 GHz，带宽20 MHz, PAPR为6.7 dB的16QAM信号作为测试信号，该ET系统中EA的输出供电包络波形、开关波形以及射频通道信号波形如图10所示。显然EA提供的供电包络与功放射频输出信号包络吻合，体现了较好的包络跟踪性能。
ET系统输出频谱如图11所示。进行DPD校正前，系统输出功率34.3 dBm，平均效率46.4%, EVM8.9%，且输出频谱存在明显带外扩展现象。进行DPD校正后，系统输出功率34.1 dBm，平均效率44.1%, EVM指标提升至0.67%, ACPR指标改善了20 dB。
表2为本文ET系统性能实测结果。使用载波频率2.1 GHz, PAPR为6.7 dB的5/10/20 MHz带宽16QAM调制信号进行系统性能测试，该ET系统可分别获得60.8%, 53.7%, 44.1%的平均效率，输出功率均大于34 dBm，功率增益大于12 dB, ACPR优于–45 dBc, EVM优于1%，体现出较好的带宽、效率、线性性能。
表 2 ET系统测试结果信号带宽(MHz) DPD 功率(dBm) 增益(dB) 效率(%) ACPR1(dBc) EVM(%) 5 无 34.4 11.0 61.3 -26.7 7.50 5 有 34.4 11.0 60.8 -49.7 0.32 10 无 34.6 11.1 56.7 -26.8 8.10 10 有 34.2 10.7 53.7 -46.3 0.60 20 无 34.3 11.3 46.4 -26.4 8.90 20 有 34.1 11.1 44.1 -46.0 0.67 5. 结论
为改善ET发射系统带宽、效率、线性等性能指标，本文针对ET架构中的EA电路优化设计及系统非线性行为校正等问题进行分析研究。在EA性能优化方面，本文着重关注电路动态行为特性，研究动态包络激励条件下设计参量对EA性能的影响，构建EA平均效率模型用以求解电路最优效率，并给出一种频率补偿结构来提升EA电路带宽及线性性能，最终研制了具有较高工程应用价值的EA电路。在系统非线性行为校正方面，本文提出包络增强型记忆多项式模型来表征ET功放动态供电模式带来的幅度调制非线性行为，并对EA进行非线性建模，从而构建了ET系统DPD校正方案。本文搭建了完整的ET测试系统，并获得具有竞争力系统实测结果，验证了电路优化方法以及非线性校正方案的有效性，可为实际工程应用提供参考。
-
表 2 ET系统测试结果
信号带宽(MHz) DPD 功率(dBm) 增益(dB) 效率(%) ACPR1(dBc) EVM(%) 5 无 34.4 11.0 61.3 -26.7 7.50 5 有 34.4 11.0 60.8 -49.7 0.32 10 无 34.6 11.1 56.7 -26.8 8.10 10 有 34.2 10.7 53.7 -46.3 0.60 20 无 34.3 11.3 46.4 -26.4 8.90 20 有 34.1 11.1 44.1 -46.0 0.67 
下载: 导出CSV
-
BALTEANU F, MODI H, ZHU Yu, et al. Envelope tracking system for high power applications in uplink 4G/5G LTE advanced[C]. 2018 Asia-Pacific Microwave Conference, Kyoto, Japan, 2018: 863–865. doi: 10.23919/APMC.2018.8617571. SHI Weimin, HE Songbai, ZHU Xiaoyu, et al. Broadband continuous-mode doherty power amplifiers with noninfinity peaking impedance[J]. IEEE Transactions on Microwave Theory and Techniques, 2018, 66(2): 1034–1046. doi: 10.1109/TMTT.2017.2749224 HOLZER K D, YUAN Wen, and WALLING J S. Wideband techniques for outphasing power amplifiers[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2018, 65(9): 2715–2725. doi: 10.1109/TCSI.2018.2800041 LIU Youjiang, YOO C S, FAIRBANKS J, et al. A 53% PAE envelope tracking GaN power amplifier for 20 MHz bandwidth LTE signals at 880 MHz[C]. 2016 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications, Austin, USA, 2016: 30–32. doi: 10.1109/PAWR.2016.7440155. HASSAN M, ASBECK P M, and LARSON L E. A CMOS dual-switching power-supply modulator with 8% efficiency improvement for 20 MHz LTE envelope tracking RF power amplifier[C]. 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers, San Francisco, USA, 2013: 366–368. doi: 10.1109/ISSCC.2013.6487772. KOMATSUZAKI Y, LANFRANCO S, KOLMONEN T, et al. A high efficiency 3.6–4.0 GHz envelope-tracking power amplifier using GaN soft-switching buck-converter[C]. 2018 IEEE/MTT-S International Microwave Symposium, Philadelphia, USA, 2018: 465–468. doi: 10.1109/MWSYM.2018.8439225. HASSAN M, LARSON L E, LEUNG V W, et al. A wideband CMOS/GaAs HBT envelope tracking power amplifier for 4G LTE mobile terminal applications[J]. IEEE Transactions on Microwave Theory and Techniques, 2012, 60(5): 1321–1330. doi: 10.1109/TMTT.2012.2187537 KIM J, KIM D, CHO Y, et al. Highly efficient RF transmitter over broad average power range using multilevel envelope-tracking power amplifier[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2015, 62(6): 1648–1657. doi: 10.1109/TCSI.2015.2423771 WANG Yazhou, JIN Qian, and RUAN Xinbo. Optimized design of the multilevel converter in series-form switch-linear hybrid envelope-tracking power supply[J]. IEEE Transactions on Industrial Electronics, 2016, 63(9): 5451–5460. doi: 10.1109/TIE.2016.2565459 JIN Qian, RUAN Xinbo, REN Xiaoyong, et al. Step-wave switched capacitor converter for compact design of envelope tracking power supply[J]. IEEE Transactions on Industrial Electronics, 2017, 64(12): 9587–9591. doi: 10.1109/TIE.2017.2716900 LENG Yang, RUAN Xinbo, JIN Qian, et al. High-efficiency high-bandwidth switch-linear hybrid envelope-tracking power supply with slew rate split-band method[C]. 2017 IEEE Energy Conversion Congress and Exposition, Cincinnati, USA, 2017: 2246–2252. doi: 10.1109/ECCE.2017.8096438. JING Yue and BAKKALOGLU B. A high slew-rate adaptive biasing hybrid envelope tracking supply modulator for LTE applications[J]. IEEE Transactions on Microwave Theory and Techniques, 2017, 65(9): 3245–3256. doi: 10.1109/TMTT.2017.2678476 XI Huan, CAO Juan, LIU Ning, et al. High bandwidth envelope tracking power supply with pulse edge independent distribution method[J]. IEEE Transactions on Industrial Electronics, 2019, 66(8): 5907–5917. doi: 10.1109/TIE.2018.2874580 KIM D, KANG D, CHOI J, et al. Optimization for envelope shaped operation of envelope tracking power amplifier[J]. IEEE Transactions on Microwave Theory and Techniques, 2011, 59(7): 1787–1795. doi: 10.1109/TMTT.2011.2140124 LEACH W M. Feedforward compensation of the amplifier output stage for improved stability with capacitive loads[J]. IEEE Transactions on Consumer Electronics, 1988, 34(2): 334–338. doi: 10.1109/30.2950 MKADEM F, ISLAM A, and BOUMAIZA S. Multi-band complexity reduced generalized-memory-polynomial power-amplifier digital pre-distortion[J]. IEEE Transactions on Microwave Theory and Techniques, 2016, 64(6): 1763–1774. doi: 10.1109/TMTT.2016.2561279 -
下载:
计量
- 文章访问数: 1725
- HTML全文浏览量: 1077
- PDF下载量: 53
- 被引次数: 0
下载:
