Fully Digital Feedforward Background Calibration of Time Skew for Sub-Sampling Time-interleaved Analog-to-digital Converter
-
摘要:
该文设计实现了一种全数字前馈式时间交织模数转换器(TIADC)时间误差校准算法，其中采样时间误差提取采用改进的时间误差函数求导模块的前馈式提取方法，可以提高在输入信号频率较高时误差提取的准确度；同时，为了降低误差提取单元的复杂性，采用了以减法实现的时间误差函数；最后，采用基于1阶泰勒补偿完成时间误差的实时校正。仿真验证表明，应用于4通道14位TIADC系统，当输入信号为多频信号时，系统动态性能无杂散动态范围(SFDR)从48.6 dB提高到80.7 dB。与传统基于前馈校准结构对比，可以将有效校准输入信号带宽从0.19提高到0.39，提高了校准算法的应用范围。
Abstract:A full digital feedforward Time-Interleaved Analog-to-Digital Converter (TIADC) time skew calibration algorithm is presented, the time skew estimation adopts the feedforward extraction method of the improved derivative module of time skew function, which can greatly improve the accuracy of skew estimation when the input signal frequency is high. At the same time, the time skew function is based on subtraction, in order to reduce the complexity of skew estimation unit. Finally, the time skew is corrected by using first-order Taylor compensation. The simulation results show that when the input signal is a multi-frequency signal, the Spurious-Free Dynamic Range (SFDR) increases from 48.6 dB to 80.7 dB, after adopting the proposed time skew correction for a 4-channal 14-bit TIADC system. Compared with the traditional feedforward calibration structure based on correlation operation, the effective calibration input signal bandwidth can be increased from 0.19 to 0.39, which greatly increases the application range of the calibration algorithm.
-
1. 引言
在宽带卫星接收机、有线电视调谐器和无线电等现代通信系统中，模数转换器(Analog-to-Digital Converter, ADC)起着至关重要的作用。时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter, TIADC)由多个采样速率较低但精度较高的ADC并行组合而成[1,2]，是高采样率ADC的重要发展趋势。但由于工艺、电压和温度的变化，TIADC的偏移、增益和采样时间等通道间失配会显著降低TIADC的无杂散动态范围(Spurious Free Dynamic Range, SFDR)及信号-噪声失真比(Signal-to-Noise-and-Distortion Ratio, SNDR)等性能。其中采样时间失配误差是最关键的，因为采样时间误差随着输入频率的增加而增加，并会覆盖宽带输入[3]。基于这些原因，本文着重于解决TIADC采样时间失配误差问题。
TIADC采样失配误差校准技术根据处理的信号域不同，可以分为模拟校准、混合信号校准[4-6]和全数字校准。其中模拟和混合信号校准技术易受工艺、电源电压和温度以及热噪声的影响，并且不能在CMOS不同工艺之间移植。相比而言，全数字技术可以利用CMOS先进工艺的优点，更容易移植到下一代技术中。
全数字校准的实现有两种，一是图1(a)所示基于反馈回路实现的数字校准算法，二是图1(b)所示的前馈方式实现的数字校准算法[7]，前者被定义为全数字反馈校准，后者被定义为全数字前馈校准。全数字反馈校准[8-11]在误差提取时，会对误差补偿后的结果与理想值间的偏差量作方向性的判断，结果作为LMS的驱动反馈到误差补偿单元，以得到合适的时间误差补偿量；全数字前馈校准[12,13]的误差提取单元根据TIADC的量化输出信号直接计算出各个子通道间的时序不匹配，不需要反馈回路，得到时间误差量直接送入时间误差补偿单元，补偿单元的输出即经过了失配误差的校准。在校准系统中，误差提取准确度会随输入信号频率的提高而变差，这使在输入信号频率较高时反馈校准的效果会优于前馈校准。但反馈校准中含有反馈回路，会存在潜在的稳定性问题[12,14]，前馈校准系统的稳定性会比反馈校准更强，并且反馈校准的校准过程是误差的估计、收敛和补偿的循环，前馈校准的校准过程是误差估计后直接补偿，前馈校准在收敛速度方面会明显优于反馈校准。
在现有的前馈式数字校准算法中，文献[12,13]利用相邻子ADC之间的相关性，以及子ADC输出样本与其相应的导数样本之间的相关性来直接估算时间偏差。上述成对互相关是通过使用总TIADC输出和系数为–1, 0, +1的FIR滤波器来实现的，这种实现方式需要FIR滤波器以全采样率运行，这对于高速ADC的数字校准电路实现是非常具有挑战性，带来的功率消耗较大。文献[15]中，通过利用相邻子ADC之间的相关性构建以时间误差为变量的线性方程组，解线性方程组获得时间误差量并以可变延迟线做补偿。这种校准算法相对文献[12,13]结构简单，但由于在高频段的误差提取结果偏差太大，文献[7]中放弃了前馈式结构，采用反馈式校准方案以提高校准效果。
为了降低校准算法的复杂度，并保证输入信号频率较高时的校准效果，本文提出了一种用于TIADC的全数字时间误差的前馈式校准技术。该技术不需要导频输入也不需要额外的参考信道，并且不需要借助FIR滤波器完成误差提取，利用输入信号的时间误差函数获得时间误差的误差函数，构建线性方程组得到各个子通道的时间误差，利用1阶泰勒补偿方式完成在较宽输入信号范围的TIADC系统时间误差校准。具体实现时，为了进一步降低系统复杂度，采用了基于减法实现的时间误差函数用于误差提取，使校准系统的硬件消耗大大降低。
2. 时间误差校准原理
2.1 TIADC工作原理
图2(a)为TIADC的架构框图，包括了M个时间交织的子ADC，以相同的频率fs/M对输入信号进行采样，最后子ADC的输出被数据复合以形成输出数据流。理想情况下，整个ADC将具有与子ADC相同的分辨率，等效采样频率fs和等效采样周期Ts。然而，由于工艺偏差，导致子ADC之间存在通道失配，主要包括偏移(om)，增益(gm)和时序失配(δtm)，如图2(b)误差模型所示，这些失配会大大降低TIADC的动态性能[16]。相比于其它两种失配误差，时序失配引起的时间误差由于频率依赖性对系统性能影响最大，本文主要分析时间误差。
忽略量化误差，当通道间存在失配误差时，则第m个通道ADC的数字输出序列ym[k]表示为
ym[k]=ym(kTs)=x(kMTs+mTs+t0+δtm) (1) 其中，t0是初始采样相位。时间误差与采样周期Ts相比较小，通常小于1%，使用只包含1阶项的泰勒级数近似，则第m个通道子ADC输出可以表示为理想信号加上时间偏移和信号导数成比例的误差项之和[4,13]
ym[k]≈xm[k]+δtmx′m[k] (2) 其中，
x′m [k]是标准采样时间下输入信号的导数。时序偏移引起的误差是子ADC输出样本的导数与其相应时间误差δtm 的乘积。根据式(2)，为了得到校准后的xm[k]，则需要提取时间误差δtm 和对xm[k]进行求导，下面介绍具体如何实现。2.2 基于减法实现的时间误差提取
设模拟输入x(t)是广义平稳(WSS)的，且频带受Nyquist频率的限制，则其期望E{x(t)}为常数，自定义函数Gx(τ)是与采样时间相关的函数[17]。这些特性可用下列方程表示
E{x(t)}=η (3a) E{|x(t)−η}=γ (3b) Gx(t1,t2)=Gx(τ)=E{|x(t+τ)−x(t)|} (3c) 其中，η为输入信号的期望，γ为与输入信号摆幅相关的期望值，为了简化分析过程，认为η=0, γ为一个常数。在离散时间域中，两个信号f[n]和r[n]的Gfr[l]函数可表示为
Gfr[l]=E{f[n+l]−r[n]} (4) 其中，l是时间相移(或滞后)参数。
在TIADC理想时钟采样情况下，两个相邻通道采样时间的间隔为Ts，则相邻通道Gx函数之间无差异；当存在采样时间失配误差时，两个Gx函数之间的差异可以构建一个线性方程系统，其变量是各个信道ADC的时间误差，求解该线性方程组可以准确地得到时间误差量，具体分析如下：
(1) 具有时间误差变量的线性方程组：由式(1)，式(3a)和式(4)可以得到，两个连续通道的ADC (ADCm和ADCm–1, 1≤m≤M–1)之间的Gx函数可表示为
Gymym−1[0]=E{|y[k]−ym−1[k]|}=E{|x(kMTs+mTs+t0+δtm)−x(kMTs+(m−1)Ts+t0+δtm−1|}=Gx(Ts+δtm−δtm−1) (5) 类似地，对于1≤m≤M–2，来自子通道ADCm和ADCm+1的两个相邻序列输出的Gx函数被写成
Gymym−1[0]=E{|ym+1[k]−ym[k]|}=E{|x(kMTs+(m+1)Ts+t0+δtm+1)−x(kMTs+mTs+t0+δtm)|}=Gx(Ts+δtm+1−δtm) (6) 为了提取采样时间误差，将时间误差函数定义为子ADC输出采样值成对Gx函数的差，并用式(7)表示
Γm=Gymym−1[0]−Gymym+1[0],1≤m≤M−2 (7) 通过将泰勒级数展开到Ts附近的1阶导数，作为变量δt的函数Gx(Ts+δt)表示为
Gx(Ts+δt)≈Gx(Ts)+δt×dGx(Ts+δt)dδt|δt=0≈Gx(Ts)+δt×G′x(Ts) (8) 其中，
G′x (Ts)是输入信号Gx函数的导数。在实践中，与时间间隔Ts相比，TIADC中产生的时间误差通常较小。通过式(8)中所做的对式(5)和式(6)应用泰勒级数展开，可以将式(7)简化为Γm≈G′x(Ts)(2δtm−δtm−1−δtm+1) (9) 其中，1≤m≤M–2，以子通道ADC0为参考(δt0=0)，式(9)为一个线性方程系统，具有(M–2)阶方程式和(M–1)个变量作为第1到(M–1)通道子ADC的时间误差。为了获得与变量数目相同的线性方程组，引入了1个附加的时间误差函数ΓM–1为
ΓM−1=GyM−1yM−2[0]−GyM−1y0[−1] (10) 将m=M–1代入式(5)，得到
GyM−1yM−2[0]=Gx(Ts+δtM−1−δtm−2) (11) 根据式(5)和式(6)，得到
GyM−1y0[−1]=E{|yM−1[k−1]−y0[k]|}=E{|x(kMTs−Ts+t0+δtM−1)−x(kMTs+t0+δt0)|}=Gx(Ts+δt0−δtM−1) (12) 由式(8)，式(10)，式(11)，式(12)，得到
ΓM−1≈G′x(Ts)(2δtM−1−δtM−2−δt0) (13) 以子通道ADC0为参考，则有δt0=0，并由式(9)和式(13)，得到1≤m≤M–1时的线性方程组
Γ1≈G′x(Ts)(2δt1−δt2)⋮Γm≈G′x(Ts)(2δtm−δtm−1−δtm+1)⋮ΓM−1≈G′x(Ts)(2δtM−1−δtM−2)} (14) (2) 估算Gx函数的导数：由2.2节中第(1)部分的分析可以看出，可能引起误差提取偏差的因素主要有两个：一是估算Gx函数在Ts点的导数时，传统的基于三点公式的拉格朗日插值多项式存在不准确[15]；二是式(13)中只计算了1阶量，忽略了高阶量。但式(14)中δtm<<Ts，忽略了高阶量对计算结果的影响不大，故在此主要讨论前者的影响。
基于三点公式的拉格朗日插值多项式的1阶数值微分式估算
Gx 函数在Ts处的导数为G′x(Ts)≈Gx(2Ts)−Gx(0)2=Gx(2Ts)2 (15) 在相同工作环境下TIADC的时间失配误差不变，并与输入信号无关。在低频输入时，误差提取函数Gx(τ)的线性度非常好，基于上述方法估算
G′x (Ts)准确度很高，应用于前馈式校准结构中能达到很好的效果，可以被用来作为参考值。但在输入信号频率上升时，误差提取函数Gx(τ)的线性度变差，G′x (Ts)的估计值和实际值间存在一定比例的偏差，导致误差提取的准确度降低，影响校准系统的效果。为了弥补在输入信号频率较高时误差估算的偏差，以在相同工作环境下归一化输入频率(输入信号频率fin与TIADC系统采样频率fs的比值)为0.03时的误差提取结果作为参考，测量出高频段的误差提取的偏差比例。假设
G′x (Ts)与式(15)中估算值Gx(2Ts)/2间有关系为G′x(Ts)=r×Gx(2Ts)2 (16) 其中，r为估算值的偏差比例，r与归一化输入频率相关，利用函数Rf(fin/fs)表征归一化输入频率与r的关系。
为获得fin/fs的大小，需要与其相关的量表示fin/fs，令Gf为
Gf=Gx,τ=Ts/γ=Gx(1/fsfin/fs)/γ (17) 由式(17)可以看出，Gf同样是一个变量为fin/fs的函数，通过实测获取Gf和fin/fs的函数关系，Gf与r的实测结果如图3所示。
由图3可以看出，Gf(fin/fs)具有单调性，可以利用Gx,τ=Ts反映输入信号归一化输入频率，则有
fin/fs=G−1f(Gx,τ=Ts/γ) (18) 由函数r=Rf(fin/fs)得
r=Rf(fin/fs)=Rf(G−1f(Gx,τ=Ts/γ)) (19) 图4反映了r与
Gx,τ=Ts/γ 的关系，显然r与Gx,τ=Ts/γ 的关系具有单调性，即在Nyquist内对应的Gx,τ=Ts/γ 有且仅有唯一r对应，将结果存储在寄存器中，根据Gx,τ=Ts/γ 寻址获得相应的偏差比例数据r进行修正。由于误差提取函数Gx(τ)只与输入信号特性相关，不会受TIADC的通道数量、时间误差大小和工作环境等因素的影响，因此修正因子r对误差提取准确度的提升效果也不受这些因素影响。
(3) 线性方程组的解：以矩阵表示线性方程组(14)，对M通道，以子通道ADC0为参考(δt0=0)，线性方程组可以用矩阵表示法表示
ΓG′x(Ts)≈H×δT (20) 其中，δT是列向量，其元素是第1到(M–1)通道子ADC的时间误差，并且有
Γ=[Γ1,Γ2,···,ΓM−1]T (21a) δT=[δt1,δt2,···,δtM−1]T (21b) H=[2−10⋯0−12−1⋯00−12⋯0⋮⋮⋮⋱−1000−12]M−1×M−1 (21c) 因为|H|≠0，该方程组有解，由式(20)得
δT≈H−1ΓG′x(Ts) (22) 对于4通道TIADC，以子通道ADC0为参考(δt0=0)，时间误差有
[δt1δt2δt3]≈14G′x(Ts)×[321242123]×[Γ1Γ2Γ3] (23) 2.3 时间误差补偿技术
由于时间误差δt通常较小，取1阶泰勒级数作为时间误差的近似值，并将式(23)中时间误差代入式(2)中，并忽略量化误差对系统的影响。由于无法得到输入信号准确的导数
x′m [k]，本文用子通道数据复合后的y[n]经过导数滤波器的求导结果y'[n]代替准确的导数，时间误差补偿公式为ˆy[n]≈y[n]−δtmy′[n] (24) 其中，
ˆy[n] 为时间误差补偿后的结果。2.4 TIADC时间误差校准系统
基于上面的分析构建数字校准整体框架如图5所示，M通道子ADC量化后的数据
y0[k],y1[k],···, yM−1[k] 进入数字校准单元，分别进入Gx 函数单元得到时间误差提取值Γ=[Γ1,Γ2,···,Γm−1]T ，和数据复合单元用于求1/G′x (Ts)；二者相乘后进入H−1 ，解式(14)中方程组，得到δT=[δt1,δt2,···,δtM−1]T ；时间误差提取是以子通道ADC0为参考，进入补偿模块前需要对δT进行插0，并将时间误差与信号y[n]中不同通道的量化数据对应，得到数据流{0,δt1,···,δtM−1,0,δt1,⋯} 送入补偿单元；补偿单元以导数滤波器求导进行1阶泰勒补偿，即完成时间误差校准。3. 校准算法的验证结果
本文以一个4通道14 bit的TIADC为例通过MATLAB Simulink建模来验证校准算法的有效性。以子通道ADC0为参考，4个通道的误差分别为[0, –3‰, 2‰, 4‰]Ts。
图6所示为TIADC中第1, 2, 3通道的时间误差提取结果收敛图，横坐标为系统迭代次数，纵坐标为各通道时间误差收敛值。如图6中所示，校准系统误差提取单元的收敛结果即为相对时间误差δtm/Ts。在多相时钟时，3个通道的采样时间误差提取都会收敛于与ADC0采样时间相位的相对偏差。
图7是每个通道的误差分别为[0, –3‰, 2‰, 4‰]Ts的条件下得到的频谱图。由于误差的存在，在各通道出现了杂散频谱，对比添加
G′x (Ts)的修正因子r前后经过校准的输出频谱图。表1反映了校准前后性能参数对比，从表1中数据可以看出，校准效果明显改善。表 1 归一化输入频率为0.35时，校准前后性能参数表SNDR (dB) SFDR (dB) ENOB (bit) 校准前 44.89 47.94 7.16 改进前 57.54 60.56 9.27 改进后 82.90 89.94 13.48 表中SNDR表示系统输出信号的信号-噪声失真比，SFDR表示系统输出信号的无杂散动态范围，ENOB表示系统输出信号的有效位数。
测试输入信号在不同归一化输入频率下算法的校准效果，采用4通道TIADC，理想精度为14 bit，时间误差分别为[0, –3‰, 2‰, 4‰]Ts，测试结果如图8所示。从图8中可以看出归一化输入频率在0～0.1区间内，添加修正因子r的改善效果并不明显；在归一化输入频率0.1～0.4区间内，改善效果显著；在0.4～0.5区间内，校准效果很差。这是由于在低频段对
G′x (Ts)的估算比较准确，而在归一化输入频率高于0.1后，对G′x (Ts)的估算偏差开始增大，校准效果明显下降；添加修正因子r可以在一定程度上降低估算的偏差，从而提高校准效果；补偿单元在求导时采用的导数滤波器在归一化输入频率0.4以上时的幅频响应过低，这是导致归一化输入频率大于0.4时校准效果很差的原因。14 bit ADC的理想SNDR约为86 dB，从图8可以看出改进前后校准效果中的SNDR下降为76 dB处所对应的带宽由0.19提高到0.39，TIADC能获得良好性能的输入信号带宽获得明显提高。为了分析本文的校准算法与现有的TIADC时间误差校准技术之间的关键差异，表2给出了本文和文献[12,15,18,19]中主要特征的对比。
表 2 与现有技术的对比采用多频输入的校准效果如图9，可以看出，校准前后的SFDR由–57.63 dB下降到–89.76 dB，该校准系统对多频信号的校准效果显著。
4. 结论
本文提出了一种用于TIADC的时间偏移误差的全数字前馈式校准技术。该技术通过对误差提取函数求导时的偏差进行自适应的修正，提高了校准系统的输入信号在高频段时的校准效果，并采用了结构更简单的时间误差函数，使校准系统的硬件消耗大大降低。该校准系统对多频输入校准时，14 bit理想量化精度下可以使SFDR获得30 dB的提升。
-
表 1 归一化输入频率为0.35时，校准前后性能参数表
SNDR (dB) SFDR (dB) ENOB (bit) 校准前 44.89 47.94 7.16 改进前 57.54 60.56 9.27 改进后 82.90 89.94 13.48 
下载: 导出CSV
-
RAZAVI B. Design considerations for interleaved ADCs[J]. IEEE Journal of Solid-State Circuits, 2013, 48(8): 1806–1817. doi: 10.1109/JSSC.2013.2258814 BLACK W and HODGES D. Time interleaved converter arrays[C]. 1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers, San Francisco, USA, 1980: 14–15. EL-CHAMMAS M and MURMANN B. General analysis on the impact of phase-skew in time-interleaved ADCs[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(5): 902–910. doi: 10.1109/TCSI.2009.2015206 STEPANOVIC D and NIKOLIC B. A 2.8 GS/s 44.6 mW time-interleaved ADC achieving 50.9 dB SNDR and 3 dB effective resolution bandwidth of 1.5 GHz in 65 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2013, 48(4): 971–982. doi: 10.1109/JSSC.2013.2239005 WANG Xiao, LI Fule, JIA Wen, et al. A 14-bit 500-MS/s time-interleaved ADC with autocorrelation-based time skew calibration[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(3): 322–326. doi: 10.1109/TCSII.2018.2849691 STRAAYER M, BALES J, BIRDSALL D, et al. 27.5 A 4 GS/s time-interleaved RF ADC in 65 nm CMOS with 4 GHz input bandwidth[C]. The 2016 IEEE International Solid-state Circuits Conference, San Francisco, USA, 2016: 464–465. BENABES P, LELANDAIS-PERRAULT C, and LE DORTZ N. Mismatch calibration methods for high-speed time-interleaved ADCs[C]. The 12th IEEE International New Circuits and Systems Conference, Trois-Rivieres, Canada, 2014: 49–52. WANG Yongsheng, LI Shanshan, WANG Ruoyang, et al. LMS-FIR based digital background calibration for the four-channel time-interleaved ADC[C]. The 12th IEEE International Conference on ASIC, Guiyang, China, 2017: 391–394. LE DUC H, NGUYEN D M, JABBOUR C, et al. All-digital calibration of timing skews for TIADCs using the polyphase decomposition[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2016, 63(1): 99–103. doi: 10.1109/TCSII.2015.2483423 LIN C Y, WEI Y H, and LEE T C. A 10-bit 2.6-GS/s time-interleaved SAR ADC with a digital-mixing timing-skew calibration technique[J]. IEEE Journal of Solid-state Circuits, 2018, 53(5): 1508–1517. doi: 10.1109/JSSC.2018.2793535 QIU Yongtao, ZHOU Jie, LIU Youjiang, et al. An adaptive blind calibration technique for frequency response mismatches in M-channel time-interleaved ADCs[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(4): 702–706. doi: 10.1109/TCSII.2018.2871108 LE DORTZ N, BLANC J P, SIMON T, et al. 22.5 A 1.62 GS/s time-interleaved SAR ADC with digital background mismatch calibration achieving interleaving spurs below 70 dBFS[C]. The 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers, San Francisco, USA, 2014: 386–388. LE DORTZ N, SIMON T, URARD P, et al. Method and device for use with analog to digital converter[P]. USA, US2014232575, 2014-11-18. LE DUC H, NGUYEN D M, JABBOUR C, et al. Hardware implementation of all digital calibration for undersampling TIADCs[C]. The 2015 IEEE International Symposium on Circuits and Systems, Lisbon, Portugal, 2015: 2181–2184. SALIB A, CARDIFF B, and FLANAGAN M F. A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs[C]. The 2017 IEEE International Symposium on Circuits and Systems, Baltimore, USA, 2017: 1–4. YEN H T, VAN T, HAN L D, et al. Background calibration of multiple channel mismatches in time-interleaved ADCs[C]. The 3rd International Conference on Recent Advances in Signal Processing, Telecommunications & Computing, Ha Noi, Vietnam, 2019: 43–47. WEI Hegong, ZHANG Peng, SAHOO B D, et al. An 8 bit 4 GS/s 120 mW CMOS ADC[J]. IEEE Journal of Solid-State Circuits, 2014, 49(8): 1751–1761. doi: 10.1109/JSSC.2014.2313571 HARRIS F, CHEN Xiaofei, VENOSA E, et al. Two channel TI-ADC for communication signals[C]. The 12th IEEE International Workshop on Signal Processing Advances in Wireless Communications, San Francisco, USA, 2011: 576–580. CENTURELLI F, MONSURRO P, and TRIFILETTI A. Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2012, 59(7): 1373–1383. doi: 10.1109/TCSI.2011.2177003 期刊类型引用(3)
1. 刘湘君，唐升，刘玉洁，姜源. 高精度模数转换器通道之间的时间误差校准算法研究. 重庆科技学院学报(自然科学版). 2023(01): 99-104 . 
百度学术2. 李明. 基于蒙特卡洛法的外径千分尺测量误差校准. 电子测量技术. 2021(05): 24-28 . 百度学术3. 刘素娟，张仲侯. 基于记忆多项式的时间交织模数转换器自适应非线性失配校正方法. 电子与信息学报. 2021(12): 3718-3726 . 
本站查看其他类型引用(4)
-
下载:
百度学术
计量
- 文章访问数: 3064
- HTML全文浏览量: 1064
- PDF下载量: 66
- 被引次数: 7
下载:
