三值维持阻塞JKL触发器的研究
RESEARCH INTO TERNARY EDGE-TRIGGERED JKL FLIP-FLOP
-
摘要: 本文提出一种具有三轨输出的三值维持阻塞JKL触发器的设计,经计算机逻辑模拟和通过测试由TTL门电路组成的实验电路表明,该触发器能实现预定的逻辑功能。
-
关键词:
- 多值逻辑; 触发器; 逻辑设计
Abstract: The design of ternary cdge-triggered JKL-type filp-flop is proposed. The computer simulation and the test in experimental circuit made up with TTL gate show this flip-flop has the expected logic functioas. -
Z. G. Vranesic, IEEE Trans. on C, C-26(1977), 1181-1182.[2]吴训威,陈偕雄,中国科学A辑,28(1945)7,643-654.[3]吴训威,陈偕雄,科学通报,31(1986)19,1457-1459.[4]庄南,科学通报,33(1988)12,906-908.[5]罗朝杰,数学逻辑设计基础(下册),人民邮电出版社,1983年,第31-39页.[6]吴训威,庄南,胡国安,杭州大学学报(自然科学版),12(1985)1,62-69.[7]吴训威,陈偕雄,电子学报,1988年,第3期,第35-41页.[8]X. Wu, F. Prosser, Binary-ternary Mixed-Valued Counter, Proc. IEEE Int. Symp. on MVL, U.S. A,(1987), pp. 53-60.[9]陈偕雄,吴浩敏,电子学报,1989年,第4期,第75-80页. -
计量
- 文章访问数: 1900
- HTML全文浏览量: 113
- PDF下载量: 518
- 被引次数: 0
下载:
