高级搜索

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于伪布尔可满足性的纳米CMOS电路单元配置

王先建 王伦耀 储著飞 夏银水

王先建, 王伦耀, 储著飞, 夏银水. 基于伪布尔可满足性的纳米CMOS电路单元配置[J]. 电子与信息学报, 2012, 34(10): 2508-2513. doi: 10.3724/SP.J.1146.2012.00375
引用本文: 王先建, 王伦耀, 储著飞, 夏银水. 基于伪布尔可满足性的纳米CMOS电路单元配置[J]. 电子与信息学报, 2012, 34(10): 2508-2513. doi: 10.3724/SP.J.1146.2012.00375
Wang Xian-Jian, Wang Lun-Yao, Chu Zhu-Fei, Xia Yin-Shui. Nano-meter CMOS Circuit Cell Assignment Based on Pseudo-Boolean Satisfiability[J]. Journal of Electronics & Information Technology, 2012, 34(10): 2508-2513. doi: 10.3724/SP.J.1146.2012.00375
Citation: Wang Xian-Jian, Wang Lun-Yao, Chu Zhu-Fei, Xia Yin-Shui. Nano-meter CMOS Circuit Cell Assignment Based on Pseudo-Boolean Satisfiability[J]. Journal of Electronics & Information Technology, 2012, 34(10): 2508-2513. doi: 10.3724/SP.J.1146.2012.00375

基于伪布尔可满足性的纳米CMOS电路单元配置

doi: 10.3724/SP.J.1146.2012.00375
基金项目: 

国家自然科学基金重点项目(61131001)和教育部博士点基金(20113305110001)资助课题

Nano-meter CMOS Circuit Cell Assignment Based on Pseudo-Boolean Satisfiability

  • 摘要: 针对传统布尔可满足性(SAT)法在处理纳米CMOS电路(CMOL)单元配置时,存在合取范式(CNF)表示的约束子句个数过多、中间处理文件过大的问题,该文提出了利用伪布尔可满足性(PBS)来解决CMOL电路的单元配置问题。实验结果显示,相对于传统的SAT法,PBS法在不增加额外的布尔变量集个数的条件下,通过降低编码过程中的约束个数,能有效减少中间处理文件大小,达到提高算法效率和提高处理大电路的能力。
  • 加载中
计量
  • 文章访问数:  2121
  • HTML全文浏览量:  73
  • PDF下载量:  482
  • 被引次数: 0
出版历程
  • 收稿日期:  2012-04-05
  • 修回日期:  2012-06-13
  • 刊出日期:  2012-10-19

目录

    /

    返回文章
    返回