图共 11个 表共 6
    • 图  1  均匀通道结构模型

      Figure 1. 

    • 图  2  3D FPGA结构

      Figure 2. 

    • 图  3  3D FPGA热阻网络模型

      Figure 3. 

    • 图  4  3D最小网格散热分析模型

      Figure 4. 

    • 图  5  功耗不同分布热分布对比

      Figure 5. 

    • 图  6  热分布统计直方图

      Figure 6. 

    • 图  7  多长度与单长度TSV热分布对比

      Figure 7. 

    • 图  8  非均匀分布结构1

      Figure 8. 

    • 图  9  非均匀分布结构2

      Figure 9. 

    • 图  10  异质结构分布

      Figure 10. 

    • 图  11  传统结构与新结构热梯度仿真结果

      Figure 11. 

    • 热阻错开放置对齐放置
      R1RTS+RGRRTS
      R2RTS+RGRRTS
      R3RTS+RGRRTS
      R4RAMRAM

      表 1  两种情况的热阻值

    • 部件材料尺寸
      切片Si8 mm×6 mm
      TSVCu直径:20 μm,高度:50 μm
      Micro-Bump (微凸块)Cu高度:20 μm
      Ceramic substrate (陶瓷衬底)氧化铝30 mm×30 mm
      BGA solder ball (BGA焊球)Sn63/Pb37直径:0.6 mm,中心距:1 mm
      PCB motherboard (PCB板)FR430 mm×30 mm

      表 2  封装材料设置

    • 最低温度(°C)最高温度(°C)平均温度(°C)
      切片140.920345.159843.6753
      切片241.709145.205143.9975
      切片342.122945.233744.1000
      切片442.373945.271544.2322

      表 3  新结构热分析统计结果

    • 最低温度梯度
      (°C)
      最高温度梯度
      (°C)
      平均温度梯度
      (°C)
      传统结构1.46010.48240.6717
      新结构1.45360.11170.5569
      改善比例(%)0.476.817.1

      表 4  层间热梯度改善情况

    • 切片1切片2切片3切片4
      传统结构温度差(°C)4.21123.69693.36473.2335
      新结构温度差(°C)4.23953.49603.11082.8976
      改善比例(%)–0.605.407.5010.40

      表 5  层内热梯度改善情况

    • 方法层数架构改进措施改进效果
      文献[5]5层岛结构通过热驱动的布局布线功耗减少34%
      文献[15]2层树结构通过在热点增加2%的TSV用于散热热梯度降低57%
      本文4层岛结构调整信号TSV,不增加TSV个数与总长度热梯度降低18.12%

      表 6  与其它方法的对比