基于忆阻器的乘法器电路设计

图共 10个表共 2个

图 1 忆阻器的I-V 滞回曲线图

Figure 1.
图 2 忆阻器构建的“或”、“与”、“或非”、“与非”门

Figure 2.
图 3 基于忆阻器比例逻辑的新型基础逻辑电路

Figure 3.
图 4 “异或”及“与”多功能逻辑模块

Figure 4.
图 5 “异或”及“与”多功能逻辑模块仿真图

Figure 5.
图 6 2位二进制乘法器器框图和真值表

Figure 6.
图 7 基于新型比例逻辑的2位二进制乘法器

Figure 7.
图 8 基于多功能模块的2位二进制乘法器

Figure 8.
图 9 基于新比例逻辑的2位二进制乘法器仿真结果

Figure 9.
图 10 基于多功能模块的2位二进制乘法器仿真结果

Figure 10.
异或门
文献[16] 文献[13] 文献[14] 文献[15] 文献[20] 本文

晶体管数 4 3 1 2 2 1
忆阻器数 1 4 4 4 4 5
电阻数无无 1R 1R 无无

表 1 不同“异或门”之间的元器件使用数量比较
乘法器
传统CMOS 文献[18] 文献[20] 新比例逻辑多功能模块

晶体管数 62 32 8 6 2
忆阻器数 – 34 16 30 18

表 2 2位二进制乘法器元器件使用数量