

级联开关电流滤波器设计

吴杰 洪毅

(湖南大学电气系,长沙 410012)

摘要 本文提出了一种新的有源器件——开关电流运算放大器(SIOA)。新元件的引入大大减化了电路的作图,十分便于开关电流(SI)电路的分析和综合。以开关电容(SC)电路为原型,导出了若干新的全极点和椭圆(二阶或三阶)SI电路。这些电路既可作为滤波节单独使用,也可用于级联设计以实现高阶转移函数。为了说明设计方法,给出了一个五阶SI低通滤波器设计例子。

关键词 电路理论和设计;开关电流;有源滤波器

1. 引言

开关电流(SI)是继开关电容(SC)技术之后出现的又一种新的模拟采样数据信号处理技术^[1]。由于它不需要模拟运放和线性浮地电容,只需要标准的数字CMOS工艺,因而一出现便立即引起了国外学术界的注意^[1-4]。

在本文中,我们发展了Hughes等人的通用SI积分器,为此,提出了SI电路运算放大器。这个有源器件的引入可大大减化电路作图,便于SI网络的分析和综合。我们还拓展了通用SI积分器的功能。在第3节里,我们阐述了SI电路生成和设计的一般方法,由此,导出了若干新的二阶和三阶SI电路。在第4节里,举例设计了一个五阶低通滤波器

2. 开关电流运算放大器

文献[2]表明,一个复杂的SI滤波网络可用通用SI积分器组合而成。虽然电路构造并不困难,但在分析和综合SI电路时,要给每一完整的电路作图是一项十分冗长而复杂的工作,即便是一个简单的双二次拓扑,也要画出几十个晶体管,且线路错综复杂,不便于分析。为了克服这一缺陷,本文引入了一个新的有源器件——开关电流运算放大器(SIOA)。其电路符号如图1(a)所示。该器件内部线路的一种方案可用图1(b)的电路来实现。SIOA是一种多输入输出电流模拟采样数据器件。它有三个输入端,即同相(+)端、反相(-)端和差分输入(D)端。从同相端输入,输出将获得正电流;从反相端输入,输出将获得负的分量;从D端输入,输出将获得差分放大信号。B为反馈端,通常与同相输入端相联实现反馈积分器。其反馈增益实现了阻尼因子。输出端可有若干个(可用多象电流镜输出),可从该器件的多象电流镜输出级获得。A代表该放大器的电流放大增益。 S_1, S_2 端分别为放大器内部所有两相MOS开关的栅极公共端,加在这两个端钮上的外部时钟信号确定了SI网络内部开关的排列方式。若按图1电路排列时钟相,不难求出该元件的




图1 开关电流运算放大器

输入输出方程的Z域形式为

$$i_o^0(Z) = \{A_1 Z^{-1/2} i_1^0(Z) - A_3 [i_3^0(Z) - Z^{-1/2} i_3^0(Z)] - A_2 i_2^0(Z)\} \quad (1)$$

$$i_3^0(Z) = i_o^0(Z) Z^{-1/2} \quad (2)$$

$$i_1^0(Z) = (B/A) i_o^0(Z) \quad (3)$$

$$i_2^0(Z) = i_1^0(Z) Z^{-1/2} \quad (4)$$

设所有输入信号是采样保持信号,则(1)式变成

$$i_o^0(Z) = A_1 Z^{-1} i_1^0(Z) - A_3 i_3^0(Z) (1 - Z^{-1}) - A_2 i_2^0(Z) \quad (5)$$

由上式可见,断开 SIOA 的反馈通道 ($i_f = 0$),从 SIOA 的同相、反相和 D 输入端输入,可分别实现延迟器、微分器和反相器。若将反馈端与同相端相联 ($i_f^0 \approx 0$),则不难证明,该器件可实现文献[2]的积分器。

综上所述,只要适当的联接,SIOA 可实现前差、后差和差动输入积分器、微分器、反相器和延迟器。因而它是一个标准的电流型模拟采样数据器件,有了这种标准件,可构成完整的 SI 滤波网络。

3. 电路生成和设计

由 SC 电路导出 SI 电路的一般步骤如下:

第一步 选择适当的 SC 电路结构作为原型电路;

第二步 写出 SC 电路的各放大器的输出表达式,识别各积分器类型(如前差、后差、积分器等);

第三步 用电流变量代换上述式中电压变量,得到相应的 SI 电路 SIOA 输出表达式;

第四步 用 SIOA 标准件实现上述表达式。

下面以二阶低通滤波器为例,说明 SI 电路的生成过程:

第一步 选择 Gregorian^[2] 二阶 SC 低通节电路如图 2(a) 所示

第二步 写出该电路的两个放大器的输出表达式:

$$V_1^0(Z) = \frac{\alpha_3}{1 + \alpha_1} \cdot \frac{Z^{-1}}{1 - [\alpha_1/(1 + \alpha_1)]Z^{-1}} V_2^0(Z)$$




图 2 由 SC 二阶低通电路生成 SI 滤波器

$$+ \frac{\alpha_1}{1 + \alpha_1} \cdot \frac{Z^{-1/2}}{1 - [\alpha_1/(1 + \alpha_1)]Z^{-1}} V_0^o(Z) \quad (6)$$

$$V_1^o(Z) = V_1^i(Z)Z^{-1/2} \quad (7)$$

$$V_1^o(Z) = [\alpha_2/(1 - Z^{-1})]V_1^i(Z) \quad (8)$$

$$V_2^o(Z) = V_1^o(Z)Z^{-1/2} \quad (9)$$

第三步 用电流变量替换上式中的电压量得到 SI 电路的两 SIOA 输出

$$i_1^i(Z) = \frac{\alpha_3}{1 + \alpha_1} \cdot \frac{Z^{-1}}{1 - [\alpha_1/(1 + \alpha_1)]Z^{-1}} i_0^i(Z) + \frac{\alpha_1}{1 + \alpha_1} \cdot \frac{Z^{-1/2}}{1 - [\alpha_1/(1 + \alpha_1)]Z^{-1}} i_0^o(Z) \quad (10)$$

$$i_1^o(Z) = i_1^i(Z)Z^{-1/2} \quad (11)$$

$$i_2^i(Z) = [-\alpha_2/(1 - Z^{-1})]i_1^o(Z) \quad (12)$$

$$i_2^o(Z) = i_2^i(Z)Z^{-1/2} \quad (13)$$

第四步 用 SIOA 实现(10)~(13)式得到对应的 SI 二阶低通节, 如图 2(b)所示, 该电路的转移函数为

$$H(Z) = \frac{i_2^o(Z)}{i_0^i(Z)} = \frac{-C_1 A_1 Z^{-1}}{1 - (2 - B_1 - C_1 C_2)Z^{-1} + (1 - B_1)Z^{-2}} \quad (14)$$

式中 $A_1 = \alpha_3/(1 + \alpha_1)$, $B_1 = \alpha_1/(1 + \alpha_1)$, $C_1 = \alpha_2$, $C_2 = B_1 = \alpha_1/(1 + \alpha_1)$

用上述方法, 我们由 Gregorian SC 电路原型导出了一系列 SI 二阶和三阶节, 结果列在表 1 中。

级联 SI 电路设计和 SC 电路设计步骤类似, 具体步骤如下:

第一步 由给定的设计指标求出模拟域网络函数, 或为转移函数, 或为 S 域零点极点分布等;

第二步 利用 $S \rightarrow Z$ 的变换求出相应的 Z 域转移函数, 设计程式可参见文献[6];

第三步 在表中选择适当的电路实现上述转移函数;

第四步 求出 SI 电路的 MOS 相关参数比。

表1 由 SC 电路生成二阶和三阶 SI 滤波器

电路序号	滤波器型	电路	转移函数	SC 与 SI 电路参数关系
1	二阶全极点低通		$\frac{-CA_1Z^{-1}}{D(Z)}$	$A_1 = \alpha_3 / (1 + \alpha_1)$ $B_1 = \alpha_1 / (1 + \alpha_1)$ $C_1 = \alpha_2$ $C_2 = \alpha_1' / (1 + \alpha_1)$
2	二阶陷波器		$\frac{-A_1[1 - (2 - A_2C_2/A_1)Z^{-1} + Z^{-2}]}{D(Z)}$	$A_2 = \alpha_4$, 其它同电路 1
3	三阶椭圆低通 1		$-A_1A_3(1 + Z^{-1})[1 - (2 - C_2A_2/A_1(1 - B_3))Z^{-1} + Z^{-2}] / \{[1 - (1 - B_3)Z^{-1}]D(Z)\}$	$A_2 = \alpha_6 / (1 + \alpha_5)$ $A_3 = \alpha_6 / (1 + \alpha_5)$ $B_3 = \alpha_5 / (1 + \alpha_5)$ 其它同电路 1
4	三阶椭圆低通 2		$\frac{-A_1A_2[1 - (2 - C_1C_3/A_2)Z^{-1} + Z^{-2}]}{[1 - (1 - B_3)Z^{-1}]D(Z)}$	$A_1 = \alpha_4 / (1 + \alpha_6)$ $B_3 = \alpha_6 / (1 + \alpha_6)$ $C_3 = \alpha_5 / (1 + \alpha_6)$ 其它同电路 1
5	三阶椭圆高通 1		$-A_1A_2(1 - Z^{-1})[1 - Z^{-1}(2 - C_1C_3/A_2) + Z^{-2}] / \{[(1 - (1 - B_3)Z^{-1})]D(Z)\}$	同电路 4
6	三阶椭圆高通 2		$-A_1(1 - Z^{-1})[1 - Z^{-1}(2 - C_4C_5 + Z)^{-2}] / [1 - Z^{-1}(3 - C_4C_5 - B_1 - C_1C_2) + Z^{-2}(4 - B_1 - C_4C_5 - C_1C_2 + C_1C_3C_4) - Z^{-3}(1 - B_1)]$	$C_3 = \alpha_6 / (1 + \alpha_1)$ $C_4 = \alpha_4$ $C_5 = \alpha_5$ 其它同电路 1
7	二阶带通		$\frac{-A_1(1 - Z^{-2})}{D(Z)}$	$A_2 = \alpha_4$ 其它同电路 1
8	二阶全通		$-A_1 \frac{1 - Z^{-1}(2 + \frac{A_2 - A_3C_2}{A_1'}) + (1 + \frac{A_2}{A_1})Z^{-2}}{D(Z)}$	$A_2 = \alpha_5 / (1 + \alpha_1)$ $A_3 = \alpha_4$ 其它同电路 1

$$D(Z) = 1 - (2 - B_1 - C_1C_2)Z^{-1} + (1 - B_1)Z^{-2}$$

注: 电路图中 SIOA 的差分输入端标记 D, 开关端 S₁ 与 S₂ 均省略, 时钟相排列方式均为: S₁ = e, S₂ = 0

本文 SI 电路保持了与 SC 原型相同的低灵敏度性能。不难判断, 所有电路的 ω_0 和 Q 相对 W/L 比变化的灵敏度在幅值上满足

$$|S_{x_i}^{\omega_0}| \leq 0.5, |S_{x_i}^Q| \leq$$

式中 x_i 为器件沟道几何尺寸比 $W/L(W_i/L_i, W_j/L_j)$ 。

4. 设计例子

下面以五阶椭圆低通滤波器设计为例, 说明 SI 电路设计过程。

考虑满足如下指标的低通滤波器设计:

通带 $0 < f < 3.4\text{kHz}$, 0.125dB 波纹

阻带 $f > 4.6\text{kHz}$, 最小衰减 32dB

它可用一个二阶椭圆低通和一个三阶椭圆低通函数实现。转移函数分别为

$$H_2(Z) = 0.5731(1 - 1.99493Z^{-1} + Z^{-2}) / (1 - 1.83992Z^{-1} + 0.92838Z^{-2})$$

$$H_3(Z) = 0.01276(1 - 1.89218Z^{-1} + Z^{-2}) / [(1 - 0.878Z^{-1})(1 - 1.93684Z^{-2} + 0.93865Z^{-2})]$$

分别用表 1 中的低通陷波(电路 2)和三阶椭圆低通 2(电路 4)实现上述转移函数, 计算得到如下 MOS 器件参数比:

二阶低通 $B_1 = 0.07162, A_1 = 0.5731, A_2 = 1.5514, C_1 = C_2 = 0.2974$

三阶低通 $B_1 = 0.0613, B_3 = 0.122, C_1 = C_2 = 0.0431, C_3 = 0.0353,$

$A_1 = A_2 = 0.0141$

5. 结论

本文阐述了 SI 网络级联设计方法。在 SI 电路设计中引入了标准的 SIOA, 它可大大简化 SI 电路的分析和综合。由 SC 电路原型, 导出了一系列新的 SI 二阶节和三阶节。这些电路为级联型 SI 电路提供了一种简单易行的设计。所有这些电路都适合于标准数字 CMOS 工艺集成, 且具有低灵敏度性能。

参 考 文 献

- [1] J. B. Hughes et al., Switched current—A new technique for analogue sampled-data signal processing, IEEE ISCAS, Portland, USA, (1989), pp. 1584—1587.
- [2] J. B. Hughes et al., IEE Proc.-G, 137(1990)2, 156—162.
- [3] J. B. Hughes et al., Electron. Lett., 26(1990)11, 694—695.
- [4] T. S. Fiez, D. Allstot, IEEE J. of SC, SC-25(1990)6, 1360—1367.
- [5] R. Gregorian, IEEE Trans. on CAS, CAS-27(1980)6, 515—521.
- [6] 吴杰, 开关电容网络的研究, 湖南大学, 硕士论文, 长沙, 1985年。

SWITCHED-CURRENT FILTER DESIGN USING CASCADED SECTIONS

Wu Jie Hong Yi

(Department of Electrical Engineering, Hunan University, Changsha 410012)

Abstract A new analogue sampled-data active device, called as a switched-current operational amplifier (SIOA), is presented. The use of the active element may simplify drawing the circuit diagram greatly and may permit easier analysis and synthesis of SI networks. A number of all pole and elliptic (second or third order) switched current (SI) circuits are derived from the switched capacitor prototypes. These can be used as simple self-contained filters or as filter sections in the cascade realizations of a higher order transfer functions. To illustrate the design approach, a fifth-order lowpass filter is presented.

Key words Circuit theory and design; Switched-current(SI); Active filter