

# 开关电源印刷电路板电磁兼容问题的研究<sup>1</sup>

吴 昕 钱照明 庞敏熙\*

(浙江大学电机工程学系 杭州 310027)

\*(香港大学电机电子工程系)

**摘 要** 印刷线路间的串扰问题是影响开关电源传导干扰水平的主要因素之一,而旨在降低串扰水平的布线设计却一直是设计中难点。本文提出了一种基于电场分析的开关电源印刷电路板 EMC 辅助设计的思想方法,其基本思想是以干扰强度分布图为参考选择布线区域,以耦合系数的实时计算结果为指导及时调整布线设计,帮助工程师在印刷线路板的设计阶段就把潜在的干扰抑制在尽可能低的水平上。计算和实验的结果证实了这种思想的可行性。

**关键词** 电磁干扰,串扰,印刷线路板,布线设计,开关电源

**中图分类号** TN41, O441

## 1 前 言

随着功率半导体器件性能的提高和开关变换技术的革新,电力电子技术已经广泛地应用到了各式各样的电气设备中。开关频率的提高一方面减小了电力电子设备的体积,另一方面也使 EMC(电磁兼容)问题日益突出。电压、电流的高频开关过程产生了大量的 EMI(电磁干扰),这部分干扰若不予以限制,将会严重影响周围电气设备的正常工作。开关电源作为许多电子产品与市电网之间的接口,对产品的 EMC 性能指标有着至关重要的作用,为此国家已将其列为必须进行 EMC 强制检测的六种进口商品之一,自 2000 年 1 月 1 日起执行<sup>[1]</sup>。

减小电子设备的 EMI, PCB(印刷线路板)的设计是个关键。许多文献列举了一些减小印刷线路间杂散参数的方法<sup>[2,3]</sup>,如缩短导线长度、减小高频电流环面积、尽量增大导线间距等等,但这些方法过于笼统,实际工作中难以运用。目前 PCB 的设计在大多数情况下只是一种依赖于经验的尝试性设计过程,国外称之为“trial & error”的设计方法,带有很大的盲目性。随着电子设备对电源尺寸要求的进一步提高,一方面要缩小其尺寸,另一方面又要增大线路的间距,使 EMC 设计更加困难。

传导干扰和近场干扰是 PCB 板表面干扰耦合的主要形式<sup>[3]</sup>,布线设计不但影响电源内部线路间的串扰程度,也关系到电源对外的干扰水平。本文的第 2 节将通过实验的方法对此作进一步说明。论文第 3 节提出了一种根据干扰电场分布图进行印刷线路 EMC 布线设计的方法,其基本思想是把敏感线路放在干扰强度较弱的区域。第 4 节提出了“耦合系数”的概念,用于实时估算印刷线路间分布电容的大小。所有的思想都经实验和计算的方法予以验证。

## 2 印刷线路板设计对干扰水平的影响

首先以一台 80W 的反激式电源为例观察印刷线路设计对开关电源传导干扰水平的影响。图 1(a)、图 2(a)分别是这台电源的两种印刷线路布线设计方案,同时也给出了相应的 PCB 板表面干扰电场的扫描结果。图 1(b)、图 2(b)则是对应的传导干扰测量结果。为了消除元器件和其它因素对干扰水平的影响,在修改印刷线路设计时仅仅改动了开关管漏极导线的位置,未做其它任何变动。比较图 1(b)、图 2(b)的测量结果可以看出,仅此一点改动就令电源的传导干扰水平下降了 10~20dB $\mu$ V,可以看出合理的印刷线路布线设计对降低开关电源传导干扰水平是很重要的。

<sup>1</sup> 1999-01-26 收到, 1999-11-26 定稿




图 1 修改前反激式变换器印刷线路及其传导干扰测量结果  
 (a) 印刷线路板及表面干扰电场分布  
 (b) 传导干扰测量结果




图 2 修改后反激式变换器印刷线路及其传导干扰测量结果  
 (a) 印刷线路板及表面干扰电场分布  
 (b) 传导干扰测量结果

从 EMC 设计角度来讲, 开关电源电路与普通数字电路不同, 具有相对比较明显的干扰源和敏感线路。一般来说, 开关电源的干扰源主要集中在电压、电流变化率大的元件和导线上, 如功率场效应管、快恢复二极管、高频变压器以及与之相连的导线。敏感线路主要是指控制电路和直接与干扰测量设备相连的线路, 因为这些干扰耦合可能会直接影响到电路的正常工作以及对外发射的干扰水平。图 1(a)、图 2(a) 电场干扰扫描结果表明, 这台反激式电源产生的干扰主要集中在高频变压器和与开关管漏极相连的漏极导线附近。这是因为该处的电压变化率很高, 是主要的干扰源。输入导线直接与测量设备相连, 是这里的主要敏感线路。要降低传导干扰水平, 最简单的方法就是增大漏极导线与输入导线的间距, 修改后的设计如图 2(a) 所示。

### 3 电场干扰分布图

要降低开关电源的传导干扰水平, 应减小干扰源与输入导线间的耦合电容值, 最简单的方法就是增大它们的间距。但是由于受电源尺寸的限制, 单纯地增大间距并非解决问题的最佳途径。较为合理的方法是根据干扰电场的分布情况将敏感线路放在干扰较弱的地方。

选择合适的布线方案首先要计算出干扰源的干扰强度分布图。大多数开关电源的开关频率在几十千赫到数兆赫之间, 开关过程产生的干扰频率主要集中在 100MHz 以下的频段内。因此开关电源 PCB 表面的干扰电场都可作准静态场近似。在此假设条件下, 场量可写成相互独立的空间量和时间量的乘积。故位移电流  $J(x, y, z, t)$  可写为

$$\mathbf{J}(x, y, z, t) = \varepsilon \nabla \varphi(x, y, z) \cdot \frac{\partial \varphi(t)}{\partial t} = \boldsymbol{\xi}(x, y, z) \cdot \frac{\partial \varphi(t)}{\partial t} \quad (1)$$

其中  $\varphi(x, y, z)$  是空间任意一点  $(x, y, z)$  在时刻  $t$  的电位  $\varphi(x, y, z, t)$  的空间分量,  $\varphi(t)$  是该点电位的时间分量。  $\boldsymbol{\xi}(x, y, z)$  是该点位移电流密度  $\mathbf{J}(x, y, z, t)$  的空间分量,  $\frac{\partial \varphi(t)}{\partial t}$  是其时间分量。

求解特定边界条件下的 Laplace 方程 (2) 式可以解出空间各点电位的空间分量  $\varphi(x, y, z)$ 。进行梯度运算后乘以电介质常数  $\varepsilon$  可求得相应的位移电流密度之空间分量  $\boldsymbol{\xi}(x, y, z)$ 。经可视化计算后可获相应的干扰强度分布图  $|\boldsymbol{\xi}(x, y, z)|$ 。Laplace 方程的边界条件由干扰源导线的位置和形状确定, 由于只是计算空间分量, 故其电位值可设定为 1。

$$\left. \begin{aligned} \nabla^2 \varphi(x, y, z) &= 0 \\ \varphi|_{\Gamma} &= 1 \end{aligned} \right\} \quad (2)$$

根据  $|\boldsymbol{\xi}(x, y, z)|$  分布的情况, 把敏感线路放在  $|\boldsymbol{\xi}(x, y, z)|$  较小的地方, 可以减小其受干扰的程度, 这就是根据干扰电场分布图进行印刷线路 EMC 布线设计的基本思想。

图 3 是一条 L 形印刷导线电场干扰强度分布图的计算结果。从分布图来看敏感线路应放在区域 B 而不是区域 A, 这样可以获得更低的干扰水平。图 4 的实验线路用来验证这个思想。大小、形状一样的两个焊盘 A, B 对称地放在 L 形导线两侧, 整块 PCB 置于屏蔽盒中以隔绝外部干扰。作为干扰源的 L 形印刷导线通过屏蔽电缆与信号发生器 HP8110A 相连, 10V, 200kHz 的脉冲干扰信号馈入其中。A, B 两焊盘作为敏感线路, 其受扰信号则分别经屏蔽线送入频谱分析仪 HP8590L 中。图 5(a)、5(b) 是干扰测量的结果。测量结果表明, 焊盘 A 受到的干扰在整个传导干扰频段 450kHz-30MHz 内比焊盘 B 接受到的高出了 8dB $\mu$ V, 差别非常显著。




图 3 干扰强度分布图计算结果




图 4 实验线路图

#### 4 耦合系数

根据  $|\boldsymbol{\xi}(x, y, z)|$  的分布图可以安排焊盘的位置, 却不足以设计具有一定形状、大小的印刷导线或铺设铜层, 因为位置因素并不是布线设计的唯一因素, 印刷导线的大小、形状也会影响其受到的干扰水平。

电容参数可以用来综合评价敏感导线与干扰导线之间的耦合程度, 但对不规则的印刷线路而言, 其计算非常复杂, 需要占用大量的计算资源和时间, 无法满足辅助设计的要求。为此我们提出了一种新的评价参数——耦合系数 (Coupling Index), (3) 式给出了其定义式:

$$F = \sum_{n=1}^N |\boldsymbol{\xi}(n)| \cdot \Delta A(n) \quad (3)$$




图 5 A, B 两焊盘接受的干扰水平  
(a) 焊盘 A 的受扰水平 (b) 焊盘 B 的受扰水平

其基本思想是把敏感导线细分为  $N$  个网格,  $|\xi(n)|$  是第  $n$  个网格的位移电流密度的大小,  $\Delta A(n)$  是第  $n$  个网格的面积。把所有网格的  $|\xi(n)|$  与  $\Delta A(n)$  的乘积相加, 其和做为耦合系数用于评价敏感导线与干扰导线之间的耦合程度。与杂散电容的计算相比, 耦合系数的计算非常简单, 只占用很少的计算机资源, 能够在布线设计过程中实时计算。工程师根据实时的耦合系数计算结果可以及时地调整布线方案, 实现了在布线设计过程中就进行 EMC 设计的愿望。

与精确的电容值不同, 耦合系数  $F$  只能近似地反映导线间的耦合程度。实际上敏感导线的每一次调整都会改变边界条件, 影响干扰源电场的分布,  $|\xi(x, y, z)|$  需要重新计算。但如前所述这样的计算需要消耗大量的计算机资源和时间, 并不适合辅助设计的要求。而耦合系数  $F$  的计算中假设  $|\xi(x, y, z)|$  不变, 虽然这样只能给出近似结果但却大大简化了计算过程, 缩短了计算时间, 实现了实时计算。为了证实耦合系数确实能够反映导线间的耦合程度, 表 1 列举了 9 种不同的布线方案, 并给出了相应的耦合系数和电容计算值。为了更清楚地反映两者的关系, 把耦合系数和电容值绘入同一坐标图中并进行线性回归分析, 如图 6 所示。回归分析的结果表明, 耦合系数与电容参数间的线性相关系数为 0.98, 表明耦合系数能够很好地反映导线间杂散电容的大小。工程师在布线设计过程中依据耦合系数进行线路调整是可行的。

同样的实验装置也被用来验证上述的计算结果。信号发生器 HP8110A 经屏蔽电缆与干扰源导线相连, 将 10V, 150kHz 的脉冲干扰信号馈入其中。频谱分析仪用来测量敏感导线上接收到的干扰。图 7 是表 1 中第 5 号布线方案的设计尺寸和测量结果, 图 8 是表 1 中第 7 号布线方案的尺寸和测量结果。比较表 1 中 No.5 的耦合系数 776.35 和 No.7 的耦合系数 1432.9 就知道 No.7 中的敏感导线要比 No.5 中的敏感导线接收到更多的干扰, 图 7(b)、图 8(b) 的实验结果证实了这一点。

## 5 结 论

印刷电路板的杂散参数对开关电源的 EMC 有很大的影响, 合适的布线对减小印刷线路板的干扰非常关键。用准静态场的方法计算出来的干扰强度分布图给 PCB 的布线设计提供了重要信息, 工程师可以依此把敏感的线路放在干扰较弱的区域。精确的杂散电容计算需要很长的计算时间, 而耦合系数可以实时地显示导线间的耦合程度, 大大缩短了计算时间, 辅助布线设计。计算和实验结果都证实了这一点。

计算结果来及时地调整导线的方向、大小、形状, 使工程师在布线设计过程中就将潜在的干扰问题解决掉, 而不是等产品试制成功但不能通过 EMC 标准时再采取补救措施。这样不但降低了产品的设计成本, 而且缩短了产品的推出时间, 提高了产品的市场竞争力。




图 6 耦合系数与电容的关系

表 1 不同的布线设计下的耦合系数和电容值

序号	干扰导线和敏感导线	耦合系数	电容值 (pF)
No.1		571.05	$8.30 \times 10^{-3}$
No.2		482.28	$6.58 \times 10^{-3}$
No.3		103.31	$1.68 \times 10^{-3}$
No.4		1535.7	$36.5 \times 10^{-3}$
No.5		776.35	$11.3 \times 10^{-3}$
No.6		572.01	$8.45 \times 10^{-3}$
No.7		1432.9	$29.0 \times 10^{-3}$
No.8		1003.5	$21.0 \times 10^{-3}$
No.9		1003.6	$21.0 \times 10^{-3}$





图 7 第 5 号布线设计的尺寸和干扰测量结果  
(a) 布线尺寸 (b) 受扰信号频谱





图 8 第 7 号布线的尺寸和干扰测量结果  
(a) 布线尺寸 (b) 受扰信号频谱

## 参 考 文 献

- [1] 关于对六种进口产品实施电磁兼容强制检测的通知, 国家出入境检验检疫局和对外经济贸易合作部联合下达, 1999年1月.
- [2] L. B. Gravelle, P. F. Wilson, EMI/EMC in printed circuit board—A literature review, IEEE Trans. on Electromagnetic Compatibility, 1992, 34(2), 109-116.
- [3] Bogatin Eric, Design rules for microstrip capacitance, IEEE Trans. on Components, Hybrids and Manufacturing Technology, 1988, 11(3), 166-173.
- [4] M. H. Pong, C. M. Lee, X. Wu, EMI due to electric field coupling on PCB, Proc. of IEEE PESC'98 Fukuoka, Japan, 1998, 1209-1213.
- [5] Zhang Wei, M. T. Zhang, F. C. Lee, Conducted EMI analysis of a boost PFC circuit, Proc. of IEEE PESC'97, USA, 1997, 223-229.
- [6] Giulio Antonini, Saverio Cristina, Antonini Orlandi, EMC characterization of SMPS devices: Circuit and radiated emission model, IEEE Trans. on Electromagnetic Compatibility, 1996, 38(3), 300-309.

STUDY IN ELECTROMAGNETIC COMPATIBILITY ON PRINTED  
CIRCUIT BOARD OF SWITCHING POWER SUPPLY

Wu Xin    Qian Zhaoming    Pang Minxi\*

*(Department of Electrical Engineering, Zhejiang University, Hangzhou 310027, China)**\*(Department of Electrical and Electronic Engineering, Hongkong University, Hongkong, China)*

**Abstract** Crosstalk between conductor traces on printed circuit board is one primary source of EMI in switching power supply. Field analysis is carried out to study the electric field on PCB. Simulation and measured emission map offer valuable visual aids to PCB designer, coupling index is introduced to indicate coupling level between two traces. Based on these emission maps and coupling index PCB designer can arrange critical trace in suitable location, so crosstalk problem between traces can be suppressed during PCB design stage.

**Key words** EMI, Crosstalk, PCB Layout, SPS

吴 昕: 男, 1971 年生, 博士, 目前从事电力电子系统电磁兼容问题的研究.

钱照明: 男, 1939 年生, 博士, 教授, 博士生导师, 主要研究方向为电力电子器件及其相关技术、特种电源及电力电子系统电磁兼容等.

庞敏熙: 男, 博士, 副教授, IEEE 高级会员, 主要研究方向为高频开关电源相关性技术及电力系统谐波问题.