

低温 ECL 电路的直流特性分析¹

李 焱 郑 荏 沈克强 魏同立

(东南大学微电子中心, 南京 210096)

摘 要 本文在对低温双极晶体管的直流特性的分析基础上, 推导出 ECL 电路在低温下的直流解析模型, 并与实验结果和计算机模拟结果进行了比较, 还对 SPICE II 模型在低温下的修正和低温 ECL 电路的设计进行了一些探讨。

关键词 ECL 电路, 低温, 直流, SPICE

中图分类号 TN701, TN32

1 引 言

随着低温微电子技术的发展, 双极器件在低温下的一些性能蜕变问题正逐渐得到解决, 这使得低温双极器件和电路的应用日益增多, 作为一种新型的高速双极电路, 低温 ECL 电路的出现^[1,2], 无疑标志着双极器件和电路的高速特性在低温下得以充分展现。

对低温 ECL 电路的研究, 国内尚未开展, 国外也才刚刚起步, 文献中只给出了一些低温下的测试结果和粗略的定性分析, 没有做深入、定量的理论分析。本文对低温 ECL 电路的电压传输特性、抗干扰特性等直流特性进行了分析, 给出了一些模型表达式和主要直流参数的温度特性, 并与实验结果和计算机模拟结果进行了比较, 为合理设计和进一步提高电路性能提供了必要的理论基础。

在分析电路的直流特性前, 我们对低温单管的直流特性进行了较全面的研究。研究发现, 在对电路进行特性分析时, 现普遍采用的 SPICE II 软件中的 BJT 模型当温度降至 77K 时将变得极不精确, 因而很难得到低温电路的正确分析结果。据此我们对 SPICE II BJT 模型进行了修正, 建立了一个适于低温 (77K) 工作的 BJT 模型, 并在低温 ECL 电路的直流特性分析中引用了该模型。

2 低温单管的直流特性和对 SPICE II 模型的修正

2.1 I_C-V_{BE} 特性

SPICE II BJT 模型为考虑了许多二级效应的 Gummel-Poon 模型^[3], 其中一些重要参量的温度关系为

$$E_G(T) = 1.16 - 0.000702T^2 / (T + 1108), \quad (1)$$

¹ 1994-08-09 收到, 1995-01-23 定稿
国家自然科学基金资助项目

$$V_{BE}(T) = V_{BE} \frac{T}{T_0} - 3 \frac{kT}{q} \ln \frac{T}{T_0} - E_G(T_0) \frac{T}{T_0} + E_G(T), \quad (2)$$

$$I_S(T) = I_S(T_0) \exp \left[\left(\frac{T}{T_0} - 1 \right) \frac{E_G}{kT} \right] \left(\frac{T}{T_0} \right)^{XTI}, \quad (3)$$

式中, E_G 、 V_{BE} 、 I_S 分别为禁带宽度, 结电压和传输饱和电流, T 为温度, T_0 为温度补缺值, XTI 为温度系数。

图 1 中曲线 2 为采用 SPICE 模型并适当选取模型参数后的 77K 下 I_C - V_{BE} 曲线。曲线 1 为实验测量的 77K 下 I_C - V_{BE} 曲线, 所测器件为低温多晶硅发射区双极晶体管, 所存在的偏差表明 SPICE 温度模型的不完善。

一般地, 集电极电流 I_C 可表示为^[4]

$$I_C = \frac{A_E k T \mu_{nB} n_{iB}^2}{W_B C_B} \exp \left(\frac{q V_{BE}}{k T} \right), \quad (4)$$

式中 μ_{nB} , n_{iB} , C_B , W_B 分别为基区中少子迁移率、本征载流子浓度、有效多子浓度和基区宽度。在低温下, 考虑一些效应, 则 μ_{nB} , n_{iB} , C_B 均是 T 的函数。

$$\mu_{nB}(T) = \mu_{nref} T^{m_1}, \quad (5)$$

μ_{nref} , N_1 分别为与 T 和 N_B (基区掺杂浓度) 有关的参数, 详见文献 [4]。

$$n_{iB}(T) = n_i(T) \exp[\Delta E_{GB}/(2kT)], \quad (6)$$

式中 ΔE_{GB} 为基区禁带变窄量。

$$n_i(T) = C T^m \exp[-E_G(0)/(2kT)], \quad (7)$$

$$E_G(T) = E_G(0) - A(T/T_r)[1 + B \ln(T/T_r)], \quad (8)$$

式中 A , B , C 为常数。




图 1 77K 下低温单管的 I_C - V_{BE} 曲线
1. 实验结果; 2.SPICE 模型; 3. 修正后的模型。




图 2 电流增益 BF 随温度的变化曲线
1. 实验结果; 2.SPICE 模型; 3. 修正后的模型

由于低温下载子冻析效应, 其有效多子浓度由 N_B 变为

$$C_B = N_B / [f_1(T, N_B)], \quad (9)$$

式中 $f_1(T, N_B)$ 为 T 和 N_B 的函数。这样, $I_S(T)$ 可表示为

$$\begin{aligned} I_S(T) &= \frac{A_E k T \mu_{n\text{ref}}(T) T^{N_1} C^2 T^{2n} \exp[-E_G(0)/(kT)]}{W_B N_B / f_1(T, N_B)} \\ &= I_S(T_0) \exp\left[\left(\frac{T}{T_0} - 1\right) \frac{E_G(0)}{kT}\right] \left(\frac{T}{T_0}\right)^{1+N_1+2n} C' \frac{\mu_{n\text{ref}}(T)}{\mu_{n\text{ref}}(T_0)} f_1(T, N_B), \end{aligned} \quad (10)$$

式中忽略了基区禁带变窄量 ΔE_{GB} , T_0 一般取 300K。当 $150\text{K} \leq T \leq 300\text{K}$ 时, n 取 2.0345, C' 取 1; 而当 $70\text{K} \leq T \leq 150\text{K}$ 时, n 取 1.853, C' 取 0.678。可将 (10) 式进一步改写为

$$I_S(T) = I_S(T_0) \exp[(T/T_0 - 1)E_G(0)/(kT)] (T/T_0)^{XTI} D_1(T), \quad (11)$$

式中 $D_1(T) = C' f_1(T, N_B) \mu_{n\text{ref}}(T) / \mu_{n\text{ref}}(T_0)$, 为我们引入的模型在低温下的修正因子, 它表征了本征载流子浓度、载子冻析效应和迁移率在低温下的变化。当 $T = 300\text{K}$ 时, $D_1(T) = 1$, 其补缺值为 1。

图 1 中曲线 3 为修正后的 I_C-V_{BE} 曲线。在电流很小或很大 (主要是大电流) 情况下, 曲线与实测值存在差异, 若考虑低温下注入条件的影响^[5], 则可得到更精确的理论模型, 此时 SPICE II 中有关注入效应的模型参数 Q_B , IKF , IKR 等均需修正。

2.2 电流增益 BF 和 I_B-V_{BE} 特性

SPICE II BJT 模型中, 认为电流增益 BF 的温度特性为

$$\text{BF}(T) = \text{BF}(T_0) (T/T_0)^{XTB}, \quad (12)$$

式中 XTB 为电流增益的温度系数。实际上, 在低温下, 若忽略非理想基极电流部分, 则基极电流 I_B 为^[4]

$$I_B = \frac{A_E k T \mu_{pE} n_{iE}^2}{W_E C_E} \exp\left(\frac{qV_{BE}}{kT}\right), \quad (13)$$

式中 μ_{pE} , n_{iE} , W_E , C_E 分别为发射区中少子迁移率、本征载流子浓度、发射区宽度和有效多子浓度。 I_B 可表示为

$$I_B = \frac{I_C}{\text{BF}} = \frac{I_S}{\text{BF}} \exp\left(\frac{qV_{BE}}{kT}\right), \quad (14)$$

从而

$$\text{BF} = \frac{\mu_{nB} C_E W_E}{\mu_{pE} C_B W_B} \exp\left(\frac{\Delta E_{GB} - \Delta E_{GE}}{kT}\right), \quad (15)$$

式中 ΔE_{GE} , ΔE_{GB} 分别为发射区、基区中的禁带变窄量。同样

$$\mu_{pE} = \mu_{p\text{ref}} T^{N_2}, \quad (16)$$

$$C_E = N_E / f_2(T, N_E), \quad (17)$$

式中 $\mu_{\text{pref}}, N_2, f_2(T, N_E)$ 为与 T, N_E 有关的参量。与 I_C 类似, 我们引入

$$D_2(T) = C' f_2(T, N_E) \mu_{\text{pref}}(T) / \mu_{\text{pref}}(T_0), \quad (18)$$

则 (12) 式修正为

$$\text{BF}(T) = \text{BF}(T_0) \frac{D_1(T)}{D_2(T)} \left(\frac{T}{T_0} \right)^{XTB} \exp \left[\left(\frac{T}{T_0} - 1 \right) \frac{\Delta E_{GE} - \Delta E_{GB}}{kT} \right]. \quad (19)$$

发射区重掺杂时, ΔE_{GE} 增大, 导致 $\text{BF}(T)$ 下降, 所以禁带变窄效应一直被认为是电流增益低温下蜕变的主要原因。我们研制的多晶硅发射区结构的单管在低温下具有可观的电流增益。图 2 为电流增益随温度的变化曲线。曲线 1 为实测结果, 曲线 2 为采用 SPICE 模型并适当选取模型参数的结果, 曲线 3 为修正后的理论曲线。

图 3 为 77K 下 I_B - V_{BE} 特性曲线。计算曲线与实测值的差异可归结为两点: (1) 低温下 Poole-Frenkel 效应影响变大, 导致基极电流非理想因子增大^[6]; (2) 忽略了不同注入条件对 I_B - V_{BE} 特性的影响^[5]。

2.3 基区电阻 R_B




图 3 77K 下低温单管的 I_B - V_{BE} 曲线
1. 实验结果; 2.SPICE 模型; 3. 修正后的模型




图 4 ECL 电路结构示意图

基区电阻 R_B 是影响 ECL 电路延迟时间 t_{pd} 的重要参量, 降低低温下的 R_B 会提高电路的高速性能。一般地

$$R_{B_i} \propto 1/(\bar{\mu}_p G_B), \quad (20)$$

式中 R_{B_i} 为本征基区电阻, $\bar{\mu}_p$ 为平均迁移率, G_B 为基区 Gummel 数。提高 G_B 可降低 R_B , 但同时降低了电流增益, 因此在 R_{B_i} 和 BF 间需有一权衡。在保证适当的电流增益的条件下, G_B 一定, 而低温下 $\bar{\mu}_p$ 的增大, 使 R_{B_i} 降低。当基区掺杂低于 Mott 转折点时, 由于低温下的载子冻析效应, 使 G_B 降低, R_B 增加。随 N_B 的上升, R_{B_i} 降低。

另外, 基区电阻 R_B 与注入条件有着密切关系。SPICE II 中考虑了大注入对基区电阻的影响, 但它仅考虑了发射极电流集边效应, 没有考虑电导率调制效应和基区扩展效应, 而在全温区这两种效应均导致 R_B 的下降, 可引入 f_{CM} , f_{po} 两个因子进行修正^[5]。

3 低温下电路的电压传输特性

我们研究如图 4 所示的 ECL 电路在低温下的行为。假定 T_1 , T_r 管对称, 则通过发射极耦合电阻 R_E 的电流 I_E 为

$$I_E = I_{ES}(T) \exp[q(V_{BB}(T) - V_E)/(kT)] \{1 + \exp[q(V_{IN} - V_{BB}(T))/(kT)]\}, \quad (21)$$

式中 $I_{ES}(T) = I_S(T)(BF(T) + 1)/BF(T)$, $BF(T)$, $I_S(T)$ 如 (19), (11) 式所示, 从而

$$V_E = V_{BB}(T) - \frac{kT}{q} \ln \frac{I_E}{I_{ES}(T)} + \frac{kT}{q} \ln \{1 + \exp[q(V_{IN} - V_{BB}(T))/(kT)]\}, \quad (22)$$

则“或”、“或非”端输出电平分别为

$$\begin{aligned} V_{OR} &= V_{CC} - V_{BEf}(T) - I_{C1}R_{C1} \\ &= V_{CC} - V_{BEf}(T) - \frac{BF(T)}{BF(T) + 1} \frac{I_E R_{C1}}{1 + \exp[q(V_{IN} - V_{BB}(T))/(kT)]}, \end{aligned} \quad (23)$$

$$\begin{aligned} V_{NOR} &= V_{CC} - V_{BEf}(T) - I_{C2}R_{C2} \\ &= V_{CC} - V_{BEf}(T) - \frac{BF(T)}{BF(T) + 1} \frac{I_E R_{C2}}{1 + \exp[q(V_{BB}(T) - V_{IN})/(kT)]}. \end{aligned} \quad (24)$$

假定 I_{E0} , V_{E0} 分别为 T_1 管截止时的 I_E 和 V_E , 则

$$I_E = (V_E - V_{EE})/R_E = (V_{E0} + \Delta V_E - V_{EE})/R_E = I_{E0} + \Delta V_E/R_E, \quad (25)$$

式中

$$I_{E0}(T) = I_{ES}(T) \exp[q(V_{BB}(T) - V_{E0})/(kT)], \quad (26)$$

将 (21) 式两边微分, 且以 ΔV_E 代 dV_E , $\Delta V_E/R_E$ 代 dI_E , $V_{IN} - V_{BB}$ 代 dV_{IN} , 则

$$\Delta V_E(T) = \frac{V_{IN} - V_{BB}(T)}{1 + \exp[q(V_{BB}(T) - V_{IN})/(kT)]}. \quad (27)$$

将 (26)、(27) 式代入 (25) 式, 再将 I_E 表达式代入 (23)、(24) 式即可作出不同温度下 ECL 电路的电压传输特性曲线 (图 5)。为便于比较, 我们使各电阻阻值基本不随温度变化, 且 300K 和 77K 下电路的逻辑摆幅 V_L 相同 ($V_L = 0.8V$), $V_{CC} = 0V$, $V_{EE} = -5.2V$ 。

当 V_{IN} 为低电平时,

$$V_{OR} = -V_{BEf}(T) - I_{C1}R_{C1}, \quad (28)$$

$$V_{NOR} = -V_{BEf}(T). \quad (29)$$

当 V_{IN} 为高电平时,

$$V_{OR} = -V_{BEf}(T), \quad (30)$$

$$V_{NOR} = -V_{BEf}(T) - I_{C2}R_{C2}. \quad (31)$$

考虑射极跟随器的基极电流 I_{B3} 和开关管的漏电流 I_{CB0} , 实际的电路输出高、低电平为

$$V_{OH}(T) = -(I_{B3} + I_{CB0})R_{C1} - V_{BEf}(T), \quad (32)$$

$$V_{OL}(T) = V_{OH}(T) - V_L. \quad (33)$$

300K 和 77K 下电路的输出高、低电平分别为 $-0.9V$, $-1.7V$ 和 $-1.24V$, $-2.04V$ 。图 6 为 V_{OH} 、 V_{OL} 随温度变化的曲线。为保证电路的抗干扰能力, 通常取 $V_{BB}(T) = (V_{OH}(T) + V_{OL}(T))/2$, 以使 $V_{NML} = V_{NMH}$ 。 V_{BB} 的选取如图 6 中虚线所示。




图 5 300K 和 77K 下 ECL 电路的电压传输特性的理论曲线 ($V_L=0.8V$)




图 6 ECL 电路输出高、低电平随温度的变化

图 7 为在 HP4145B 半导体参数分析仪上测试的图 4 电路在 300K 和 77K 下的直流传输特性。为保证晶体管在低温下具有一定的电流增益, 我们采用多晶硅发射区结构的双极晶体管, 它在 77K 下的电流增益可超过 40。

我们还采用 SPICE II 进行了 300K 和 77K 下电路的传输特性分析。300K 下的结果与实验基本符合 (图略), 而在 77K 下则无法得到电路的转移特性曲线, 只有一条与坐标轴平行的直线, 原因是 77K 下的 I_S 已非常小, SPICE II 自动将其取为 0。

从图 5 和图 7 可以看出, 77K 下过渡区内的曲线比 300K 要陡, 这意味着 77K 下电路具有更快的高低电平转换速度。过渡区宽度可表示为^[2]

$$V_W = 2 \frac{kT}{q} \ln[qV_L/(kT)]. \quad (34)$$

由此可见, 在同样的逻辑摆幅下, V_W 随 T 下降而下降。

4 低温下电路的抗干扰特性及其他

常温下的 ECL 电路抗干扰能力较低,但从以下的分析和实验可知,低温下 ECL 电路的噪声容限增大,抗干扰能力增强。电路的平均噪声容限 \bar{V}_{NM} 为

$$\bar{V}_{NM} = (V_L - V_W)/2. \quad (35)$$




图 7 300K 和 77K 下 ECL 电路电压传输特性的实验曲线 ($V_{CC}=0V$, $V_{EE}=-5.2V$)




图 8 ECL 电路平均噪声容限随温度的变化曲线 ($V_L=0.6V$)

若取恒定的逻辑摆幅 $V_L = 0.6V$, 运用 (35) 式, 我们绘出了 \bar{V}_{NM} 随 T 变化的曲线 (图 8 曲线 2), 该曲线与文献 [2] 的实验结果 (图 8 曲线 1) 比较发现, 当温度降低时, 计算曲线与实测值存在差异。究其原因, 我们认为主要是由于低温下非理想基极电流的影响 [6]。该电流可表示为

$$\Delta I_B = qA_E U_{\max} W^*, \quad (36)$$

式中 W^* 为空间电荷区宽度, U_{\max} 为发射结空间电荷区复合率, 若考虑低温下空间电荷区高场效应 (即 Poole-Frenkel 效应), 则

$$U_{\max} = n_i \exp[qV_{BE}/(2kT)] \exp[q\beta^{1/2} E^{1/2}/(2kT)] / (2\sqrt{\tau_{po}\tau_{no}}), \quad (37)$$

式中 $\beta = q/(\pi\epsilon)$, E 为空间电荷区电场。

由于 ΔI_B 的产生, 必然导致电路逻辑摆幅的下降。当电路输出为高电平时, 射极跟随器的非理想基极电流 ΔI_B , 使输出高电平降了 $\Delta I_B R_C$ (R_{C1} 或 R_{C2}); 而当电路输出为低电平时, 代替发射极电阻 R_E 的恒流源晶体管 (文献 [2]) 由于非理想基极电流的存在, 使开关电流下降了 $\Delta I_E \approx \Delta I_B$, 从此输出低电平提高了 $\Delta I_E R_C$ 。这样, 电路的平均噪声容限下降为

$$\bar{V}_{NM} = (V_L - V_W)/2 - (\Delta I_B R_C + \Delta I_E R_C)/2. \quad (38)$$

根据 (38) 式重新计算的结果如图 8 曲线 3 所示。从图 8 可以看出, 在低温下 ECL 电路的噪声容限是增大的, 这为降低低温 ECL 电路的逻辑摆幅, 从而进一步为取得最佳的功耗-延时积创造了条件。

ECL 电路的功耗在低温下是增加的, 这从文献 [7] 的理论计算和文献 [2] 的实验结果均可以看出, 这可以解释为低温下 pn 结正向压降增加的结果。如何降低低温 ECL 电路的功耗和延迟时间将成为研究的热点之一。

5 结 论

本文对低温双极晶体管和 ECL 电路的直流特性进行了理论和实验的分析。在 SPICEII BJT 模型中引入模型参数 $D_1(T)$ 、 $D_2(T)$, 从而使其温度模型更为精确; 推导了低温下 ECL 电路的电压传输特性和抗干扰特性模型表达式, 为进一步分析和设计低温 ECL 电路提供了理论基础。

参 考 文 献

- [1] Cressler J D, Tang D D, Jenkins K A, *et al.* ISSCC Tech Dig., 1989, 228-229.
- [2] Cressler J D, Tang D D, Jenkins K A, *et al.* IEEE Trans on ED, 1989, ED-36(8): 1489-1502.
- [3] 王国裕, 陆明莹编. SPICE-II 通用电路分析程序使用方法及其应用. 南京: 东南大学出版社, 1988.
- [4] 郑 荭, 王 燕, 王 曙, 等. 低温物理学报, 1992, 14(1): 42-48.
- [5] Satake H, Hamasaki T. IEEE Trans on ED, 1990, ED-37(7): 1688-1697.
- [6] Woo J C S, Plummer J D, Stork J M C. IEEE Trans on ED, 1987, ED-34(1): 130-138.
- [7] 张廷庆, 张开华, 朱兆宗编. 半导体集成电路. 上海: 上海科技出版社, 1986, 116-117.

ANALYSIS OF DC CHARACTERISTICS OF ECL CIRCUIT AT LOW TEMPERATURE

Li Yao Zheng Jiang Shen Keqiang Wei Tongli

(Southeast University, Nanjing 210096)

Abstract Based on the analysis of DC characteristics of silicon bipolar transistors at low temperature, DC analytic models of ECL circuit at low temperature are derived, then compared with the experimental data and computer simulation results. The modification of SPICE BJT model about temperature and design of low temperature ECL circuit are discussed.

Key words ECL circuit, Low temperature, DC characteristics, SPICE

李 焱: 男, 1968 年生, 博士生, 现从事低温半导体器件和电路方面的研究.

郑 荭: 男, 1966 年生, 教授, 博士, 现从事硅微电子技术的极限研究与潜力开拓.

沈克强: 男, 1960 年生, 讲师, 博士, 现从事低温半导体器件和电路方面的研究.

魏同立: 男, 1934 年生, 教授, 博士生导师, 现从事半导体器件物理和微电子学方面的研究.