一种 SRAM 型 FPGA 抗软错误物理设计方法

赵 磊^{*①} 王祖林^① 郭旭静^① 华更新^② ^①(北京航空航天大学电子信息工程学院 北京 100191) ^②(北京控制工程研究所 北京 100190)

摘 要:针对 SRAM(Static Random Access Memory)型 FPGA 单粒子翻转引起软错误的问题,该文分析了单粒 子单位翻转和多位翻转对布线资源的影响,提出了可以减缓软错误的物理设计方法。 通过引入布线资源错误发生 概率评价布线资源的软错误,并与故障传播概率结合计算系统失效率,驱动布局布线过程。实验结果表明,该方法 在不增加额外资源的情况下,可以降低系统软错误率约 18%,还可以有效减缓多位翻转对系统的影响。 关键词:现场可编程门阵列;布局布线;软错误:单粒子翻转;多位翻转 中图分类号:TP332 文献标识码:A 文章编号:1009-5896(2013)04-0994-07 DOI:10.3724/SP.J.1146.2012.01030

A Physical Design Approach for Mitigating Soft Errors in SRAM-based FPGAs

Zhao Lei[®] Wang Zu-lin[®] Guo Xu-jing[®] Hua Geng-xin[®] [®](School of Electronic and Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100191, China)

⁽²⁾(Beijing Institute of Control Engineering, Beijing 100190, China)

Abstract: To solve the problem of soft error caused by Single Event Upset (SEU) in Static Random Access Memory (SRAM)-based Field Programmable Gate Arrays (FPGAs), the impact of routing resources by Single Bit Upset (SBU) and Multiple Bit Upset (MBU) is analyzed. A new method of soft-error-mitigation physical design approach is presented. In the approach, the error probability of routing resources is introduced for evaluation soft error. Combined with error propagation probability, system failure rate is calculated for driving placement and routing. The experimental results show that the system failure rate decreases about 18% using proposed method. This method can also effectively mitigate effect of multiple bit upset.

Key words: Field Programmable Gate Arrays (FPGA); Placement and routing; Soft error; Single Event Upset (SEU); Multiple Bit Upset (MBU)

1 引言

近年来, SRAM(Static Random Access Memory)型 FPGA 凭借其高性能、低功耗和灵活性等特点广泛应用于工业和航空航天等领域。然而,随着晶体管特征尺寸的减小、逻辑密度的增加以及工作电压的降低,使得 SRAM 型 FPGA 对高能粒子辐射,尤其是单粒子翻转(Single Event Upsets, SEU)表现出更强的敏感性,造成内部状态错误^[1]。由于这种错误具有瞬态、随机和可恢复的特点,被称为"软错误"。频繁发生的软错误将导致可靠性降低,严重影响系统的稳定性。

在超深亚微米工艺的存储器中,由粒子入射引

2012-08-10 收到, 2012-12-28 改回 *通信作者: 赵磊 zhaolei@ee.buaa.edu.cn 起的多位翻转(Multiple Bit Upset, MBU)在所有单 粒子事件中的比例大约为 10%~30%^[2,3]。ITRS (International Technology Roadmap for Semiconductors) 预测至 2016 年, 25 nm 工艺下集成 电路的软错误将全部来自于单粒子多位翻转图。因 此,MBU 正逐渐凸显成为影响可靠性的重要因素, 同时多位翻转的特殊性,将极大地增加容错代价, 对现有的容错技术提出挑战。当翻转发生在 FPGA 的逻辑资源,往往在下一个驱动时钟周期消除,采 用 TMR(Triple Modular Redundancy) 冗余方式^[5,6] 或纠检错编码^[7,8]可以有效地降低对系统的影响:但 当翻转发生在可编程布线资源时,由于配置信息的 改变影响电路的功能,造成持续性软错误,严重者 会造成系统异常和故障。这种布线资源配置位翻转 造成的软错误占 SEU 软错误的 90%以上¹⁹,通常只

能通过回读擦写方式进行恢复,需要额外的硬件资源和时间才能实现容错^[10]。

一些研究者尝试使用尽量少的容错开销来减缓 SEU 的影响,他们从物理设计的角度展开研究,通 过优化逻辑综合、有效的布局布线,可以在不增加 额外资源的前提下降低软错误的发生概率。文献[11] 提出采用布线资源开路和短路故障对应的敏感比特 来评价软错误的方法,将敏感比特作为成本函数引 入布局布线寻优目标,从而减少 SEU 对系统的影 响,但成本函数相对简单; 文献[12]在布线过程中通 过减少相关比特数目来提升抗辐射性能; 文献[13] 通过计算开关矩阵的使用概率进一步完善了 SEU 软错误成本函数,使其可以更准确地描述短路敏感 位; 文献[14]则从系统失效率的角度, 通过使用错误 传播概率驱动整个 CAD 流程,但此方法在布局布 线过程中使用错误传播概率,缺少布线资源的评估, 因而是不准确的。以上方法都只针对单粒子翻转引 起的单位翻转(Single Bit Upset, SBU),并没有考虑 MBU 会引起更多的桥接错误和更高的错误传播概 率。文献[15]针对多位翻转发生在冗余结构的多个分 模块造成冗余失效的问题展开研究,只针对 TMR 进行减缓 MBU 的布局布线,不具有通用性。

因此,本文在分析软错误模型后,通过引入布 线资源软错误发生概率,提出了可以减缓 MBU 和 SBU 的物理设计的方法。通过采用更精确有效的方 法评估软错误发生概率,并结合 EPP 驱动布局布线 过程,用以减少软错误。实验结果表明,在不增加 额外硬件资源的情况下,可以降低系统失效率 18%, 并可以较好地抵抗 MBU 对系统的影响。

2 FPGA 软错误模型

岛链式 SRAM 型 FPGA 的布线资源主要由开 关矩阵和互连线段组成,其中开关矩阵由开关盒 (Switch Box, SB)和连结盒构成,开关盒是控制水平 和垂直方向上互连的重要结构,由可编程互连点 (Programmable Interconnection Points, PIPs)控 制,通过 SRAM 配置存储单元决定连接关系。常用 的开关盒有 Universal, Wilton 和 Disjoint 3 种形式, 如图 1 所示。这 3 种结构中,每边可以连接其他边 的数目是固定的,用开关盒连通度(flexibility of switch box, *f*_s)表示,通常取值 3 或 4,用以平衡开 关盒复杂度和布通性;用 W表示每个布线通道内的 轨道数。由于 3 种开关盒结构具有相似性,本文以 Xilinx 经典的 Disjoint 开关盒为例研究软错误对开 关盒的影响,主要的错误模式是开路错误、短路错 误和桥接错误^[11]。



图1 经典开关盒结构

2.1 开路错误

开路错误通常是可编程互连点存储的信息从 "1"变成"0"引起,造成线网断开。例如在图 2 中,线网 1 通过开关盒 1 的 PIP(N_0, W_0)进行连接, 如果 SEU 发生在 PIP(N_0, W_0),会造成线网 1 发生 开路错误。每个线网使用的 PIP 都可能发生开路错 误,通过减少线网的长度能有效减少发生开路错误。 因此,利用线 网逻辑单元之间的曼哈顿距离 $|x_p(i) - x_q(i)| + |y_p(i) - y_q(i)| + 1$ 可以有效地评估开 路错误。其中, $(x_p(i), y_p(i))$ 和 $(x_q(i), y_q(i))$ 分别表 示线网 *i*中需要进行连接的两个逻辑单元的坐标值。



图 2 开关盒错误示意图

2.2 短路错误

所有未使用的可编程互连点都可能发生短路错误。当 SEU 造成可编程互连点从"0"到"1"翻转时,就会发生短路错误,例如开关盒 2 中的 PIP(*S*₁,*E*₁)和 PIP(*S*₂,*N*₂)。发生这种短路错误的 PIP 只连接一个线网或者没有连接线网,因此属于 SEU 非敏感的,不会造成线网连接错误,只会造成工作电流的增加和功耗的增大。当 PIP 连接两个线网时,引起的短路错误会影响系统功能,为了以示区别,特将这类错误归类为桥接错误。

2.3 桥接错误

桥接错误可以发生在开关盒内,还可以发生在 开关盒之间。例如图 2 中,开关盒 1 的 PIP(W_0, S_0), PIP(N_0, S_0), PIP(N_0, E_0)发生 SEU 时,会导致线网 1 与线网 2 发生开关盒内的桥接错误;如果开关盒 2 的 PIP(W_2, E_2)发生翻转,就会造成线网 2 与线网 4 发生开关盒间的桥接错误。然而,开关盒内的 PIP 发生单粒子翻转时,并不一定会引发桥接错误。因 此,本文将在 3.1 小节中讨论布线资源桥接错误发 生概率,用以准确评估此类错误对系统的影响。

2.4 MBU 软错误

与 SBU 引起的软错误相比, MBU 在软错误中 所占比例越来越大。研究表明 MBU 主要集中在 4 位以内, 60%以上是 2 位翻转(Double Bit Upset, DBU),很少发生 4 位以上翻转,其错误图样主要表 现为同一行 / 列两位连续错误或者呈对角线错 误^[16,17]。由于 DBU 所占比例最大,本文对 MBU 的 研究针对 DBU 展开。2 位翻转表现为 00→11,01→ 10,10→01 和 11→00,产生 4 种错误模式。

(1)1 位开路或桥接错误:两位翻转中只有 1 位 翻转产生错误,另 1 位产生短路或不影响。DBU 的 4 种形式都可能引发这种错误,其错误模式和前文 所述的单位翻转相同。

(2)2 位开路错误: DBU 同时发生开路错误,只有 11→00 才有可能导致这种类型的错误,等价于发生了两个 SBU。

(3)2 位桥接错误: DBU 同时引发桥接错误,这 种错误存在于 00→11 的表现形式中。如果两位翻转 同时存在于一个开关盒内,将会增大桥接错误发生 概率。

(4)1 位桥接同时 1 位开路: DBU 的这种情况等 效于独立发生前文所述的单位桥接和单位开路错 误。

3 软错误失效率评估

3.1 布线资源错误概率评估

如前文所述,布线资源的开路错误可以利用逻 辑单元之间的曼哈顿距离进行量化评估,短路错误 并不会引发系统功能错误,只有桥接错误缺少有效 的评估方法。本小节在开关盒使用概率的基础上, 提出了桥接错误概率,能够在布局阶段合理、精确 地反映桥接错误。

(1)开关盒使用概率 在布局阶段可以采用减少 线网之间的重叠来减少桥接错误,但这种粗略的评 估方式必然会引起面积和时延的较大开销^[13]。然而, 通过计算开关盒使用概率可以更准确地描述桥接错 误。如图 3 所示,假设某一线网的源端位于(1,1)的 相对位置,漏端位于(*m*,*n*)的相对位置,*f*(*m*,*n*)表示 从位置(1,1)到(*m*,*n*)所有可能的布线情况数目,那么 从图 3 中可以得到递归表达形式:

$$f(m,n) = f(m-1,n) + f(m,n-1)$$
(1)

同时,由于布线器采用线长驱动,即选择最短



图 3 开关盒使用概率示意图

路径进行布线,所以可以得到 *f*(*m*,1) = 1 和 *f*(1,*n*) = 1。结合式(1)解递归可得

$$f(m,n) = C_{m+n+2}^{n-1}$$
(2)

于是,位于位置(i, j)处的开关盒使用概率 $P_U(i, j)$ 可以利用从(1,1)到(i, j)、从(i, j)到(m,n)分段 布线所有可能情况的路径数与从(1,1)到(m,n)所有 可用路径数目的比值进行表示,如式(3)所示。

$$P_{U}(i,j) = \frac{f(i,j) \cdot f(m-i+1,n-j+1)}{f(m,n)}$$
$$= \frac{C_{i+j-2}^{j-1} \cdot C_{m+n-(i+j)}^{n-j}}{C_{m+n-2}^{n-j}}$$
(3)

(2)桥接错误概率 当两个线网使用同一个开 关盒时,开关盒内的 PIP 发生单粒子翻转并非一定 会引起桥接错误。因此,本文提出了桥接错误概率 来准确计算桥接错误。假设通过开关盒的线网数目 为 N_I ,且都是单输入单输出,则此开关盒内可用的 PIP 数目为 $2W_{f_s}-N_I$ 。对于 Disjoint 型开关盒,只有 不同通道的同一端子号线网才有可能发生桥接错 误,于是可能发生桥接错误的 PIP 数目为 $2 \cdot \varphi(N_I)$ $\cdot (f_s - 1)$,其中 $\varphi(N_I)$ 是相同端子号评估函数,用来 表示 N_I 个线网中可能发生桥接错误的数目,其取值 范围是 $0 \sim N_I/2$ 。设 $\lambda(\varphi(N_I))$ 为 $\varphi(N_I)$ 在不同取值情 况下的概率,于是发生在同一开关盒内的桥接错误 概率可以表示为

$$P_{BI}(N_I) = \sum_{\varphi(N_I)=1}^{[N_I/2]} \lambda(\varphi(N_I)) \cdot \frac{2(f_s - 1) \cdot \varphi(N_I)}{2W f_s - N_I}$$
(4)

例如,当 W=4, $f_s=3$, $N_I=4$ 时, $\varphi(N_I)$ 取值为 0,1,2三种,对应的 $\lambda(\varphi(N_I))$ 分别为2/17,12/17, 3/17。于是 $P_{BI}=18/85$ 。图 4 的 SBU 曲线给出了 W=4, $f_s=3$ 时,不同 N_I 值与错误概率的关系情况, 横坐标为不同 N_I 值,由于每个相同端子号可以容纳 的线网数目最大为2,所以 N_I 的最大值为2W;纵 坐标为同一开关盒桥接错误概率。从图中可以看出





图 4 同一开关盒错误概率与开关盒内线网数目的关系

随着 N_I的不断增大,即通道使用率越来越高,错误 概率逐渐趋近于 1,这说明通过减少开关盒内的线 网数目同样可以减小错误概率。

对于 DBU 发生在同一开关盒的情况,其桥接 错误概率可以表示为

$$P_{BI}^{\text{DBU}} = P_{BI}(N_I) + [1 - P_{BI}(N_I)] \cdot P_{BI}(N_I + 1)$$
(5)

图 4 中给出了开关盒内 2 位、3 位翻转与单位 翻转的对比情况,从图中可以看出 MBU 的翻转位 数越大,发生错误的概率也越高。

结合开关盒使用概率就可以在布局阶段有效评估开关盒内的桥接软错误,设 N_{ol}表示可能使用(*i*, *j*) 位置开关盒的线网数目,则某一开关盒的桥接软错 误可以表示为

$$P_{E-BI} = P_{BI}(N_{ol}) \cdot \prod_{k=2}^{N_{ol}} P_U^k(i,j)$$
(6)

对于相邻开关盒的情况,设某线网使用了开关 盒中的一个 PIP,则可能发生相邻开关盒桥接错误 的 PIP 数目为 ($f_s = 1$);若对应通道内相邻开关盒中 有 N_N 个线网通过,那么这 N_N 个线网使用相同端子 号的概率可以简单表示为 $N_N/2W$ 。于是,发生开关 盒间桥接错误的概率为

$$P_{BN}(N_I, N_N) = \sum_{\varphi(N_I)=1}^{|N_I/2|} \left[\lambda(\varphi(N_I)) \frac{(f_s - 1) \cdot \varphi(N_I)}{2W f_s - N_I} \cdot \frac{N_N}{2W} \right]$$
(7)

如果 DBU 分别位于两个相邻的开关盒,那么 桥接错误概率为

$$P_{BN}^{\text{DBU}} = \sum_{\varphi(N_I)=1}^{\lfloor N_I/2 \rfloor} \left[\lambda(\varphi(N_I)) \frac{(f_s - 1) \cdot \varphi(N_I)}{2W f_s - N_I} \cdot \frac{(N_N + 1)}{2W} \right]$$
(8)

结合前文所述开关盒使用概率,某一开关盒布 局阶段可能发生开关盒间桥接故障的概率为

$$P_{E-BN} = P_{BN}(N_{ol}, N_{nb}) \cdot \prod_{k=2}^{N_{ol}} P_U^k(i, j) \cdot \prod_{l=1}^{N_{nb}} P_{UB}^l(i, j) \quad (9)$$

其中 P_{UB}(*i*,*j*)表示相邻开关盒的使用概率, N_{nb}表示可能使用的相邻开关盒数目。

3.2 系统失效概率评估

本文采用基于概率模型的方法评价软错误影响 下的电路可靠性,首先假定电路中的一个节点是故 障源,建立从此节点到可达输出端的通路,设定不 在通路上的线端信号概率,计算在通路中的软错误 传播概率(Error Propagation Probability, EPP),据 此评估电路的失效概率。EPP 通常采用错误发生后 在线网中传播到输出并对电路正常功能产生影响的 概率表示,其计算方法参见文献[18]。

然而这种方法在计算系统失效概率(System Failure Rate, SFR)时,不能有效地反映出布线资源的错误对系统失效率的影响,尤其是潜在的桥接错误影响。因此,本文利用前文提出的布线资源错误概率与 EPP 相结合的方式来有效计算系统失效概率,即对每个网表,计算从输入到输出的 EPP,同时利用布线资源错误评估得到节点错误概率(Node Error Rate, NER),最后采用乘积形式表示 SFR,如式(10)所示:

$$SFR = 1 - \prod_{i=1}^{n} (1 - EPP_i \cdot NER_i)$$
(10)

其中

$$NER_{i} = 1 - \prod_{i=1}^{N_{SB}} P_{RR}$$

= $1 - \prod_{i=1}^{N_{SB}} [\alpha P_{O} + \beta P_{BI} + (1 - \alpha - \beta) P_{BN}]$ (11)

N_{sB} 表示所用到的开关盒数目, *α*,*β* 用来平衡不同 软错误的贡献程度。

4 抗软错误 CAD 设计流程

本文提出的抗软错误 CAD 设计流程如图 5 所 示。首先优化相关电路的逻辑,并将其映射到查找 表和触发器上,其输出为.blif 网表文件格式;其次, 利用此网表计算所有线网的 EPP,然后利用 EPP 将其打包转化为逻辑块为单位的网表.Net 格式;接 下来利用前文所述的布线资源软错误评估得到的信 息驱动布局布线,最终形成配置信息,并计算系统 失效概率。

4.1 抗软错误打包与优化

逻辑单元块的打包是把数个 LUT 和寄存器按 照一个的约束条件合并成一个逻辑块。首先选择具 有最大关键度的未打包逻辑块作为新 Cluster 的种 子,再将未打包的单元按吸引因子的大小以此加入, 直到 Cluster 被填满为止。其吸引因子由关键度、线 网共享程度和错误传播概率 EPP 组成。这个步骤的 优化目标是把彼此连接的 LUT 打包在一起,以减少 逻辑单元快之间待布线的信号数目,并且尽可能达



图 5 抗软错误 CAD 设计流程

到每个逻辑单元块的绒线,使得用到的逻辑单元块 数目最少。

4.2 抗软错误布局

布局算法确定了实现电路功能需要的各逻辑单 元块在 FPGA 中的位置。经典的 VPR^[19]布局算法 基于模拟退火算法,首先随机分配逻辑单元块到 FPGA 以得到初始布局,然后通过大量的随机移动 或者局部优化来改进布局。每次移动后接受与否由 成本函数差值决定,其优化目标是最大限度提高电 路速度(时序驱动)和最大程度地减少所需的布线资 源(线长驱动)。

设 Dl(*i*, *j*)、Cr(*i*, *j*)和 CE 分别表示 *i*, *j*连接的 延时、关键性和关键性系数,CC 表示所有使用的逻 辑单元集合,那么时序驱动成本函数可以表示为

$$C_T = \sum_{\forall i, j \in CC} \mathrm{Dl}(i, j) \cdot \mathrm{Cr}(i, j)^{\mathrm{CE}}$$
(12)

而线长驱动成本函数计算公式为

$$C_{W} = \sum_{i=1}^{N_{n}} q(i) \cdot \left[\frac{bb_{x}(i)}{C_{\text{av},x}(i)^{\beta}} + \frac{bb_{y}(i)}{C_{\text{av},y}(i)^{\beta}} \right]$$
(13)

其中, $bb_x(i)$, $bb_y(i)$ 分别表示线网 *i* 的边界框的水平、 垂直跨度; q(i)是与线网 *i* 端口数有关的函数,用于 补偿随着端口递增而导致线网的非线性增加; $C_{av,x}(i)$ 和 $C_{av,y}(i)$ 分别是线网 *i* 的边界框在 x和 y方 向的平均通道宽度; β 用于调整不同宽度通道的相 对成本; N_a 为线网数目。

通过前文分析,SEU导致的开路错误成本函数 由线网的边界框决定,与线长驱动的成本函数和优 化目标一致,因此,布局时不需要单独考虑开路错 误,只需用式(14)替换式(11)计算系统失效概率。

NER_i = 1 -
$$\prod_{i=1}^{N_{SB}} P_{RR} = 1 - \prod_{i=1}^{N_{SB}} [\alpha P_{BI} + (1-\alpha)P_{BN}] (14)$$

考虑到开关盒内的桥接错误要略高于开关盒间的桥接错误,通过实验表明 a 取 0.75~0.90 之间时能够较好地平衡两种错误形式。于是,在布局阶段

预评估系统失效概率可以采用式(15)作为成本函数 之一驱动布局过程。

 $C_S={\rm SFR}$

$$= 1 - \prod_{i=1}^{n} \left\{ 1 - \text{EPP}_{i} \cdot \left\{ 1 - \prod_{j=1}^{N_{SB}} \left[\alpha P_{BI} + (1 - \alpha) P_{BN} \right] \right\} \right\}$$
(15)

本文在构建代价函数时,不但考虑了线长和时 序的影响,还考虑了由 SEU 引起的 FPGA 内部软 错误,其目标代价函数如式(16)所示:

$$\Delta C = \alpha \frac{\Delta C_w}{C'_w} + \beta \frac{\Delta C_T}{C'_T} + (1 - \alpha - \beta) \frac{\Delta C_S}{C'_S} \quad (16)$$

其中 $0 \le \alpha \le 1, 0 \le \beta \le 1, C'_w, C'_T 和 C'_s 分别表示上$ 一次迭代过程中的线长代价、时序代价和软错误代价。

在布局过程中,考虑算法的复杂度只需分析布 局交换的复杂度、EPP 计算的复杂度以及 NER 计 算的复杂度。设逻辑单元的数目为 N_{bb}, 那么在每一 温度下,布局交换的次数为 InN · (N_{bl})^{4/3},其中 InN 的默认值为常数 10, 所以该阶段的复杂度为 $O(N_{M}^{4/3})$ 。对于 EPP 的计算包含电路连接关系的有 向图 G(V,E)构造和遍历两部分,其中|V|和|E|分别 表示电路中使用的逻辑单元数目和相应的连接边 数, 其时间复杂度均为 O(| V | + | E |); 由于 EPP 只 需计算一次,所以对于布局算法是可以忽略不计的。 通过前文分析可知, NER 的计算需要遍历所有重叠 部分的线网,设 m 为线网数目,那么 NER 的时间 复杂度为 $O(m^2 \cdot N_{\rm h})^{4/3}$;通过排序比较,时间复杂 度可以下降为 $O(m \cdot \lg m \cdot N_{hl})^{4/3}$ 。综上,本文提出 的算法时间复杂度为 $O(m \cdot \lg m \cdot N_{\mu})^{4/3}$ 。尽管时间 复杂度相对于传统算法有所增加,但布局阶段属于 物理设计阶段,在高可靠应用环境中,布局运行时 间并不是主要的约束条件,所以通过适当地增加布 局算法运行时间来换取更高的可靠性是可行的。

4.3 抗软错误布线

FPGA 的布线过程是设置合适的可编程开关来 连接所有逻辑单元块的输入和输出引脚。VPR 采用 了 PathFinder 多次迭代算法,通过允许布线资源的 重用,利用布线资源节点连接成本的变化来解决拥 挤问题,可以同时考虑时序和布通性。布线资源节 点 n的成本函数可以表示为

 $C(n) = \operatorname{Cr}(i, j) \cdot \operatorname{Dl}(n) + [1 - \operatorname{Cr}(i, j)] \cdot [b(n) \cdot h(n) \cdot p(n)]$ (17)

其中,第1项表示延时,第2项表示拥挤度,b(n),h(n) 和 p(n)分别表示节点 n 的基本成本、历史拥挤度和 当前拥挤度成本。 在考虑软错误影响因素后,将布线节点 n 的成本函数重新定义为

$$C_{\text{new}}(n) = \gamma \text{SEC} + (1 - \gamma)C_{\text{old}}(n)$$
(18)

其中 SEC 是反映节点 *n* 对软错误的敏感程度,也就 是发生桥接故障的可能性,由前文所述的软错误发 生概率确定。

经典的布线算法反复拆线重布电路中每一条冲 突的线网,直到所有的拥挤都消除。而本文所述的 提高 FPGA 抗软错误的本质是减少开关盒出现开路 和桥接错误的可能,SEC 反映出节点 n 对软错误的 敏感程度,其取值是与本次布线迭代中已使用的互 连资源相关。如果 n 周围的开关盒未被使用,那么 当前线网使用布线节点 n 将不会引起桥接错误,其 影响在于使得布线结构更加分散,即各线网的分布 更加稀疏。在每次拆线重布时,SEC 需重新计算并 计入互连资源的总成本,因此,该算法可以寻找出 总成本最小的路径,实现在尽量少的互连资源情况 下降低互连资源软错误的可能。

5 仿真实验与结果

为了对所提出的抗软错误物理设计方法进行验证,实验采用 MCNC(Microelectronics Center of North Carolina)基准电路集,每个网表通过 SIS 逻辑优化后,使用 Flowmap 进行工艺映射,利用引入 EPP 的T-VPack 进行打包,然后采用修改后的 VPR 布局布线工具对电路网表进行实现,最后进行可靠性评估。设计开销由面积、延时和功率 3 部分组成, 各占 1/3。

对于只有一个单粒子翻转,为了和文献[14]中仅 使用 EPP 驱动 CAD 进行对比,直接计算了系统失 效概率改善比例(Soft Failure Rate Improvement, SFRI)。对于单粒子多位翻转的情况,采用故障注入 方式模拟辐射环境进行可靠性评估^[20]。故障注入基 于局部重配置方法,将 FPGA 中内嵌的 PowerPC 核作为故障注入控制器,首先通过 PLB(Processor Local Bus)从 BRAM 中读取重配置比特流;其次对比特流进行随机翻转操作,模拟 SEU 的发生,生成故障 注入序列; 然后利用 ICAP(Internal Configuration Access Port)对 FPGA 进行重配置;最后对结果进行采集,与正确结果比较,判定 SEU 是否影响 FPGA 的正常工作。对于 DBU,其比例分别为 10%、30%、50%、80%和 100%,注入次数为 10000 次;此外,实验还对 MBU 中的 3 位翻转进行故障注入实验,其比例与 DBU 相同(其余为单位翻转),注入次数为 10000 次。

表1给出了本文所述 CAD 流程与文献[14]中采 用 SEU-AWARE CAD 流程在 SFRI 上的结果对比 情况, SFRI从12.45%上升到18.01%,设计开销几 乎没有增加。从表 1 中可知,本算法对不同电路的 提升效果有所不同,其原因在于电路的输入输出管 脚数目以及 CLB 数目不同,同时由于布局布线寻优 的随机性导致电路提升效果存在差异。图 6 给出了 以上电路在不同 DBU 比例下的发生错误的平均百 分比。从图中可以看出本文提出的算法可以有效地 降低 DBU 对系统的影响,当 DBU 比例增加时,系 统失效概率远低于其他方式,且没有显著地上升, 这说明本文提出的算法对不同比例的 DBU 有很好 的适应性。由于配置单元数目较大以及故障注入的 随机性,导致只有 1%~3%的注入实验引发了电路 功能错误,但仍可以验证本算法缓解 DBU 的有效 性。图7给出了在不同3位翻转比例下发生错误的 平均百分比,其结果与 DBU 相似,从图中可以看 出,本算法同样可以有效地缓解3位翻转对系统的 影响。

6 结论

本文对 SRAM 型 FPGA 的单位翻转和多位翻 转进行分析,提出了布线资源软错误发生概率能够







发生比例情况(10000次故障注入)

表1 SFRI 和开销对比

电路	SFRI(%)		开销(%)	
	文献[14]	本文	文献[14]	本文
alu4	14.285	24.834	2.694	2.712
apex2	14.103	28.127	4.330	4.319
apex4	7.023	15.295	2.796	2.954
Des	12.728	17.509	7.354	7.416
ex5p	7.936	12.279	1.436	1.621
misex3	17.297	18.302	1.168	1.192
Pdc	20.121	22.641	1.204	1.175
Seq	14.071	18.294	5.997	6.032
ex1010	4.687	8.238	4.987	4.963
spla	12.226	14.563	1.302	1.328
平均值	12.450	18.010	3.327	3.371

有效评估 SEU 软错误,并通过结合错误传播概率计 算系统失效率,对 FPGA 的物理设计流程中的打包、 布局布线算法进行了优化改进。实验结果表明,本 文提出的方法能够减少 SBU 和 MBU 作用下的软错 误,提高 FPGA 的抗辐射性能。

参考文献

- Naumann R C. Radiation-induced soft errors in advanced semiconductor technologies[J]. *IEEE Tranactions on Device* and Materials Reliability, 2005, 5(3): 305–316.
- [2] Quinn H, Graham P, Krone J, et al.. Radiation-induced Multi-Bit Upsets in SRAM-based FPGAs[J]. IEEE Transactions on Nuclear Science, 2005, 52(6): 2217–2223.
- [3] Tipton A D, Pellish J A, Hutson J M, et al. Deviceorientation effects on multiple-bit upset in 65 nm SRAMs[J]. *IEEE Transactions on Nuclear Science*, 2008, 55(6): 2880–2885.
- [4] ITRS. The International Technology Roadmap for Semiconductors (2011Edition)[R]. http://www.itrs.net, 2011.
- [5] 谭宜涛,杨海钢,黄娟,等.基于关键路径的三模冗余表决器 插入算法[J].电子与信息学报,2012,34(2):487-492.
 Tan Yi-tao, Yang Hai-gang, Huang Juan, *et al.*. Voter insertion algorithm based on critical path for triple module redundancy[J]. Jounal of Electronics & Information Technology, 2012, 34(2):487-492.
- [6] Ruano O, Maestro J A, and Reviriego P. A fast and efficient technique to apply selective TMR through optimization[J]. *Microelectronics Reliability*, 2011, 51(12): 2388–2401.
- [7] Argyrides C A, Reviriego P, Pradhan D K, et al. Matrixbased codes for adjacent error correction[J]. IEEE Transactions on Nuclear Science, 2010, 57(4): 2106–2111.
- [8] She Xiao-xuan, Li N, and Jensen D W. SEU tolerant memory using error correction code[J]. *IEEE Transactions on Nuclear Science*, 2012, 59(1): 205–210.
- [9] Asadi G and Tahoori M B. Soft error mitigation for

SRAM-based FPGAs[C]. Proceedings of the IEEE VLSI Test Symposium, California, 2005: 207–212.

- [10] Sari A and Psarakis M. Scrubbing-based SEU mitigation approach for systems-on-programmable-chips[C]. Proceedings of Field-Programmable Technology (FPT), New Delhi, 2011: 1–8.
- [11] Zarandi H R, Miremadi S G, Pradhan D K, et al. SEUmitigation placement and routing algorithms and their impact in SRAM-based FPGAs[C]. Proceedings of International Symposium on Quality Electronic Design, San Jose, 2007: 380–385.
- [12] Golshan S and Bozorgzadeh E. Single-Event-Upset (SEU) awareness in FPGA routing[C]. Proceedings of the ACM/ IEEE Design Automation Conference, San Diego, 2007: 330–333.
- [13] Abdul-Aziz M A and Tahoori M B. Soft error reliability aware placement and routing for FPGAs[C]. Proceedings of the IEEE International Test Conference (ITC), Austin, 2010: 1–9.
- [14] Bahramnejad S and Zarandi H R. Mitigation of soft errors in SRAM-based FPGAs using CAD tools[J]. Computers and Electrical Engineering, 2011, 37(6): 1019–1031.
- [15] Sterpone L and Battezzati N. A new placement algorithm for the mitigation of multiple cell upsets in SRAM-based FPGAs[C]. Proceedings of Design, Automation and Test in Europe Conference and Exhibition(DATE), Dresden, 2010: 1231–1236.
- [16] Zhang Q X, Hou M D, Liu J, et al. The impact of incident angle on multiple-bit upset in SRAMs[J]. Nuclear Instruments and Methods in Physics Research B, 2003, 209: 367–370.
- [17] Radaelli D, Puchner H, Wong S, et al. Investigation of multi-bit upsets in a 150 nm technology SRAM device[J]. *IEEE Transactions on Nuclear Science*, 2005, 52(6): 2433–2437.
- [18] Asadi H and Tahoori M B. An accurate SER estimation method based on propagation probability[C]. Proceedings of IEEE Design, Automation and Test in Europe, Munich, 2005: 306–307.
- [19] Luu J, Kuon I, Jamieson P, et al. VPR 5.0: FPGA cad and architecture exploration tools with single-driver routing, heterogeneity and process scaling[C]. Proceedings of the International Symposium on Field Programmable Gate Arrays, New York, 2009: 133–142.
- [20] Sterpone L and Violante M. A new partial reconfigurationbased fault-injection system to evaluate SEU effects in SRAM-based FPGAs[J]. *IEEE Transactions on Nuclear Science*, 2007, 54(4): 965–970.
- 赵 磊: 男, 1982年生, 博士生, 研究方向为 FPGA 可靠性物理 设计.
- 王祖林: 男,1962年生,教授,博士生导师,研究方向为测试系 统软件硬件设计、数字集成电路容错设计等.
- 郭旭静: 女,1975年生,讲师,硕士生导师,研究方向为数字集 成电路 CAD.