

无线传感网低功耗 Rake 接收机 VLSI 设计与实现

全源源^① 王沛^② 何洪路^① 袁晓兵^① 朱明华^①

^①(中国科学院上海微系统与信息技术研究所 上海 200050)

^②(上海师范大学数理信息学院 上海 200234)

摘要: 针对近地无线信道变化多端的多径现象, 该文提出了一种用于复杂信道环境下的低功耗无线传感网 Rake 接收机 VLSI 方案并在 FPGA 上实现。仿真和应用表明, 该 Rake 接收机不仅具有良好的抗多径衰落性能, 而且与常规 Rake 接收机相比, 显著节省了 VLSI 资源并降低了功耗。

关键词: 无线传感网; Rake 接收机; 手指阵列

中图分类号: TN47; TN92

文献标识码: A

文章编号: 1009-5896(2008)08-2017-04

VLSI Design of the Low-Power Rake Receiver for Wireless Sensor Networks

Quan Yuan-yuan^① Wang Pei^② He Hong-lu^① Yuan Xiao-bing^① Zhu Ming-hua^①

^①(Shanghai Institute of Microsystem and Information Technology, Chinese Academy of

Sciences, Shanghai 200050, China)

^②(Mathematics & Science College, Shanghai Normal University, Shanghai 200234, China)

Abstract: A low-power VLSI Rake receiver is proposed and realized on FPGA for wireless sensor networks used in complicated wireless environments. Low-power design strategies including reducing clock frequency, sharing of models and dynamic sleeping control are used to reduce the power consumption in order to fit the energy limitations in wireless sensor networks. Simulations and applications show that the receiver can specially reduce VLSI resource and power consumption compared to ordinary Rake receiver.

Key words: Wireless sensor network; Rake receiver; Finger array

1 引言

随着无线传感网技术的发展, 无线传感网的应用环境越来越复杂, 特别是野外近地环境下的应用需求, 对传感网节点抗多径抗衰落性能提出了越来越高的要求^[1]。目前传感网物理层的研究大部分集中于通信制式的简化和节点的节能设计, 并以高密度布设方式实现对区域的覆盖。区别于这种研究思路, 本文采用低功耗设计方法提出了一种传感网 Rake 接收机 VLSI 方案, 适当提高物理层复杂度, 以提供有效而且必要的抗多径抗衰落性能。本文采用同步发射的导频信道进行自适应信道估计以跟踪变化多端的无线信道; 并通过可变窗方法用同一个手指阵列实现了捕获和跟踪以节省资源; 考虑到 ASIC 的功耗和芯片面积成正比, 对接收机中几个耗用资源量大的关键部件进行了复用以节省资源; 考虑到 ASIC 的功耗和时钟频率成正比, 将接收机工作时钟频率降至最低(采样点时钟频率)以降低接收机功耗; 此外, 还采用了动态休眠控制以进一步降低接收机功耗。最后, 对该方案进行了 FPGA 实现和验证, 结果表明, 与普通 Rake 接收机

相比, 本方案节省 VLSI 资源近 83%, 节省功耗近 90%; 与传统的采用简单扩频机制的无线传感网节点相比, 采用了本接收机方案的无线传感网节点具备良好的对抗多径衰落的能力。

2 接收机结构介绍

在发射端, 本 Rake 接收机采用码分的全 1 导频信道辅助接收机捕获和信道估计^[2], 对于数据信道和导频信道均采用正交扩频调制方式。

与发射机相对应, 接收机采用正交相干解调, 解调后数据进入 Rake 接收机进行基带处理, 完成多径捕获、跟踪, 信道估计、补偿和数据解扩。如图 1 所示为 Rake 接收机结构示意图, 它由手指阵列、平方相加器、比较器、中央控制器和解扩合并装置组成。手指阵列、平方相加器构成能量计算单元, 用于多径捕获和跟踪; 比较器在捕获和跟踪时比较多径能量, 将能量大的径信息反馈给中央控制器; 中央控制器根据反馈信息控制整机状态切换, 鉴别有效径, 并将有效径的信道补偿系数提供给解扩合并模块; 解扩合并模块经信道补偿后对当前有效径进行解扩和合并。

2006-12-30 收到, 2007-09-17 改回

上海市科委集成电路设计重大专项(047062018)资助课题




图1 接收机结构

3 设计和实现

3.1 内部时钟和复用方案

ASIC 的功耗和时钟频率成正比，为降低 ASIC 功耗，本 Rake 接收机最大限度降低内部工作时钟，即采样点时钟。接收机采用 3 个共源时钟信号，分别为：比特时钟 CLK_{bit} 、扩频码片时钟 CLK_{chip} 和采样点时钟 CLK_{sample} 。它们的频率关系为 $f_{sample} = 4f_{chip} = 4 \times 127f_{bit}$ 。为简洁起见，将 3 个时钟的周期分别用 T_b 、 T_c 、 T_s 表示，那么 $T_b = 127T_c = 4 \times 127T_s$ 。

为了降低复杂度，本 Rake 接收机广泛采用了复用技术。在本接收机方案中，猝发式运算均采用了时间复用方式以达到最好的降低功耗效果，如平方相加器的复用。而多径捕获和跟踪则属于连续式运算，因而不能采用时间复用。而频率复用势必要求提高 Ram 的工作频率，这将造成整机功耗急剧上升，因此对于捕获和跟踪，本接收机采用面积复用方式。

3.2 并行手指阵列及其复用

Rake 手指是完成多径能量计算和信道估计的主要装置。接收机中用到的 Rake 手指个数与多径捕获时间成反比，和接收机复杂度成正比。因此，在满足捕获时间要求的情况下，将一定数目的 Rake 手指进行复用可以节省资源，降低接收机复杂度。

每个 Rake 手指需要完成一个码片内 4 个相位上 4 径的累加值计算，如式(1)，式(2)所示， Δ 为当前径的码片偏移， φ 为当前径的相位， n 为当前码片序号， $C_I(\Delta, \varphi)$ 、 $C_Q(\Delta, \varphi)$ 分别为当前径的 I 路和 Q 路累加值(亦即信道补偿系数)， P_i 、 P_q 分别为导频信道的 I、Q 路扩频码， d_i 、 d_q 分别为 I、Q 路采样点数据^[3]。

$$C_I(\Delta, \varphi) = \sum_{n=0}^{126} (d_i[4n + \varphi] \times P_i[n + \Delta] + d_q[4n + \varphi] \times P_q[n + \Delta]) \quad (1)$$

$$C_Q(\Delta, \varphi) = \sum_{n=0}^{126} (d_q[4n + \varphi] \times P_i[n + \Delta] - d_i[4n + \varphi] \times P_q[n + \Delta]) \quad (2)$$

Rake 手指内部结构如图 2 所示，Rake 手指由相乘器、相加器、存储阵列和多路选择器组成。存储阵列和与它相邻的加法器构成积分累加器；多路选择器产生正确的多路选择

地址控制积分累加器在 1 个码片内 4 个相位累加过程中的切换；手指中加法器和乘法器都同步工作于 CLK_{sample} 的激励下；虚线标注的 IQ 路扩频码以 CLK_{chip} 为激励时钟；双点虚线标注的为 IQ 路累加值输出，在每 T_b 累加完成后在该 T_b 最后一个 T_c 内以 CLK_{sample} 为激励输出当前手指对应的码片内 4 个相位的累加值。




图2 Rake 手指结构

可见，每个手指在 1 个 T_b 内可以完成 1 个码片内 4 径的累加，而对于长度为 127 的扩频码，若要在 1 个 T_b 时间内完成所有径的累加，需要 127 个手指并行运算。考虑到多径信道参数在短时间内稳定，在满足捕获时间要求的前提下，在时间上加以复用以缩小芯片面积，将完成所有径累加的时间延长到 8 个 T_b ，这样只需要 16 个 Rake 手指并行运算即可。因此本文设计一个包含 16 手指的并行手指阵列，该手指阵列结构如图 3 所示，捕获时，扩频码产生器 1~4 被旁路，扩频码产生器 0 产生的扩频码进入一个 16 位的移位寄存器，阵列内 16 个手指从该寄存器不同的相位取扩频码片，而采样点数据是同步进入 16 个手指，这样阵列内部数据和本地扩频码片的相位差覆盖 16 个码片 64 个径；当 1 个 T_b 结束后，中央控制器控制扩频码产生器移相 16 码片，这样手指阵列在下一个 T_b 内将计算下 16 码片范围内的 64 径，依次类推，8 个 T_b 后将完成所有径的累加计算。在最后一个 T_b 内，只需计算 60 个相位上的累加值，此时阵列中最后一个手指将休眠。

3.3 平方相加器及其复用

由手指输出的每径 IQ 两路累加值求平方和后得出该径的能量值，而平方器是极为消耗资源的部件，因此对其进行了时间复用，以处理时间的适度延长换取芯片面积的减小。

如图 3 所示，1 个平方相加器通过 1 个多路选择器和手指阵列的输出相连，16 个手指的输出由 1 个平方相加器在 16 个 T_c 内进行计算。复用后的运算过程如图 4 所示，手指阵列输出的每手指 4 个共 64 个累加能量值复用后由 1 个平方相加器分别在序号为 126、0、1、2、...、14 的 16 个 T_c 内共 64 个 T_s 内完成。




图 3 并行手指阵列和复用结构




图 4 平方相加器复用过程

3.4 可变窗

传统跟踪电路是将本地扩频码相位分别偏移 $-W/2 \sim +W/2$ 相位(W 为跟踪窗宽度), 并将偏移后的扩频码和接收数据进行相关, 根据相关峰值的大小控制扩频码产生器相位以跟踪最大峰。考虑到捕获和跟踪在运算上的相似性, 本文使用同一手指阵列以改变捕获窗宽度的方法既实现了捕获又实现了跟踪, 使捕获电路和跟踪电路合二为一, 大大节省了资源。

在捕获态, 如图 5 所示, 捕获窗宽度为 127 码片, 覆盖所有可能径。如 3.2 节所述, 图 3 中的扩频码产生器 1~4 被旁路并进入休眠态, 扩频码产生器 0 产生本地扩频码, 这样, 16 位移位寄存器产生 16 个码片偏移抽头, 连接到这些抽头的 16 个手指在 8 个 T_b 内完成整个窗的计算。




图 5 可变窗的两种状态

在跟踪态, 捕获窗宽度为 3 码片, 接收机内同时维护 5 个跟踪窗, 因此最多可以同时跟踪 5 个有效径。将手指阵列分为 5 组, 如图 3 所示, 每组 3 个手指, 余下的 1 个手指进入休眠。此时将扩频码产生器 1~4 接入, 这样 16 位的扩频码移位寄存器也被分割为 5 组, 每组 3 个, 分别产生 3 个码片偏移抽头, 连接到这些抽头的一组 3 个手指在 1 个 T_b 内完成 1 个跟踪窗能量计算。如图 5 所示, 假设 5 个有效径的当前码片偏移量分别为 23, 35, 58, 93, 118, 那么扩频码产生器 0, 1, 2, 3, 4 将分别从码片偏移 22, 34, 57, 92, 117 开始产生扩频码, 1 个 T_b 内每组手指可计算当前码片、提前 1 个码片和迟滞 1 个码片的能量计算, 从而完成 1 个有效径的跟踪。当某径能量低于阈值时, 该径跟踪失败, 当主径跟踪失败时, 重新进入捕获状态。

3.5 动态休眠

在本接收机里, 每个功能模块都采用了 CLK Gating 设计。当不需要某个模块工作时, 通过掐断其时钟输入使其进入休眠^[4]。表 1 列出了动态休眠的详细控制策略。

表 1 动态休眠控制策略

硬件模块	进入休眠的条件
手指 0, 1, 2	无
手指 3, 4, 5	第 2 径能量低于阈值
手指 6, 7, 8	第 3 径能量低于阈值
手指 9, 10, 11	第 4 径能量低于阈值
手指 12, 13, 14	第 5 径能量低于阈值
手指 15	捕获态每 8 个 T_b 时间段内最后一个 T_b 和跟踪态
扩频码产生器 0	无
扩频码产生器 1, 2, 3, 4	捕获态
平方相加器	$15 T_c \sim 125 T_c$ (参见图 4)
比较器	同平方相加器

4 资源和功耗

表 2 所列为接收机各主要模块资源耗用量, 统计数字来自 Xilinx ISE 的映射报告(map report)中的等效逻辑门数(equivalent gate count)。由比较结果可见, 使用资源复用策略后, 虽然捕获时间由 1 T_b 延长至 8 T_b , 但整机资源耗用量减少达 83%, 大大降低了接收机复杂度。ASIC 功耗和面积、频率均成正比, 而单位面积单位频率 ASIC 的功耗和使用的工艺有关^[5]。假设单位面积(1000 门)ASIC 工作在 CLK_chip 频率下的功耗为 p , 那么单位面积 ASIC 工作在 CLK_sample 频率下的功耗为 $4p$ 。图 1 中所列的模块中, 除扩频码产生器工作于 CLK_chip 频率下外, 其他都工作于 CLK_sample 频率下, 那么不采用复用和动态休眠控制时功耗为

$$\begin{aligned}
 P &= P_{\text{手指}} + P_{\text{平方相加器}} + P_{\text{扩频码产生器}} \\
 &+ P_{\text{比较器}} + P_{\text{中央控制器}} + P_{\text{解扩合并模块}} \\
 &= 127 \times 4.054 \times 4p + 127 \times 1.701 \times 4p + 5 \times 7.056 \times p \\
 &+ 13.111 \times 4p + 5.938 \times 4p + 5.962 \times 4p = 3059p
 \end{aligned}$$

表2 主要模块资源耗用量

部件	资源量 (逻辑门)	完全不复用 情况的个数	复用情况 下的个数	资源节 省量
手指	4054	127	16	/
平方相加器	1701	127	1	/
扩频码产生器	7056	5	5	/
比较器	13111	1	1	/
中央控制器	5938	1	1	/
解扩合并模块	5962	1	1	/
合计	/	791176	126856	83%

由表1列出的动态休眠策略可知,手指在捕获态的复用因子(复用后运算时间/复用前运算时间)为 $127/128$,平方相加器和比较器在捕获和跟踪态的复用因子均为 $16/127$,在跟踪 r 个有效径时,需要用到 $3r$ 个手指和 r 个扩频码产生器。因此,采用复用和动态休眠控制策略后,捕获态功耗为

$$\begin{aligned}
 P_c &= 16 \times 4.054 \times 4p \times 127/128 + 1.701 \times 4p \times 16/127 + 7.056 \times p \\
 &+ 13.111 \times 4p \times 16/127 + 5.938 \times 4p + 5.962 \times 4p = 320p
 \end{aligned}$$

跟踪态功耗为(r 个有效径, $1 \leq r \leq 5$):

$$\begin{aligned}
 P_t &= 3r \times 4.054 \times 4p + 1.701 \times 4p \times 16/127 + r \\
 &\times 7.056 \times p + 13.111 \times 4p \times 16/127 + 5.938 \\
 &\times 4p + 5.962 \times 4p = 334p (r = 5)
 \end{aligned}$$

可见,采用资源复用和动态休眠控制策略后,整机功耗降低达到90%。

5 结束语

针对无线传感网在复杂无线信道环境下的应用需求,本文提出了一种低功耗的无线传感网 Rake 接收机 VLSI 方案,并在 FPGA 上进行了实现。为了降低 Rake 接收机功耗,本方案采用了降低时钟频率、多种资源复用和动态休眠控制等低功耗设计策略。资源统计表明,与传统 Rake 接收机相比,多种资源复用使本 Rake 接收机资源耗用量降低达 83%。功耗推导表明,低功耗设计策略使本 Rake 接收机功耗降低达 90%。同时, FPGA 仿真和应用表明,与传统的采用简单扩频机制的无线传感网节点相比,采用了本接收机方案的无线传感网节点具备良好的对抗多径衰落的能力。

参考文献

- [1] Sohrabi K, Manriquez B, and Pottie G J. Near ground wideband channel measurement in 800-1000 MHz. *IEEE Int. Vehicular Technology Conference*, 1999: 11-24.
- [2] Lee Jhong Sam Miller Leonard E. 许希斌,周世东,赵明等. CDMA 系统工程手册. 北京:人民邮电出版社,2001年2月,第1版:610-616.
- [3] 吴启晖,陈玉,赵春明. 码片均衡导频抵消 Rake 联合接收. *电子与信息学报*, 2005, 27(3): 380-383.
- [4] Wu Q, Pedram M, and Wu X W. Clock-gating and its application to low power design of sequential circuits. *IEEE Transactions on Circuits and Systems—I: fundamental theory and applications*, 2000, 47: 510-520.
- [5] Wolf W. *Modern VLSI Design: System-on-Chip Design*. Third Edition, Pearson Education, 2002: 124-145.

全源源: 女, 1983年生, 硕士生, 研究方向为无线通信。

王 沛: 女, 1970年生, 副教授, 研究方向为图像处理和数字水印。

何洪路: 男, 1983年生, 硕士生, 研究方向为无线通信。

袁晓兵: 男, 1969年生, 研究员, 研究方向为无线传感器网络、信息处理。

朱明华: 男, 1961年生, 研究员, 研究方向为无线通信。