

毫米波雷达前端芯片关键技术探讨

刘兵 李旭光 傅海鹏 马凯学*
(天津大学微电子学院 天津 300072)

摘要: 毫米波雷达的距离分辨率和最大可工作距离通常受雷达射频信号带宽和发射功率的限制, 具有宽工作带宽、高输出功率、高灵敏度、高精度相位控制的毫米波雷达芯片是实现高性能毫米波雷达系统的关键。毫米波雷达芯片的设计难点主要集中在阻抗匹配、噪声降低、功率提升、相位控制等方面。因此, 该文针对毫米波雷达前端芯片设计难点的关键解决技术进行探讨和综述。

关键词: 毫米波雷达; 芯片; 阻抗匹配; 功率合成; 相控阵

中图分类号: TN958; TN43

文献标识码: A

文章编号: 1009-5896(2021)06-1485-13

DOI: 10.11999/JEIT210076

Discussion on the Key Technique of Millimeter-wave Radar Front-end

LIU Bing LI Xuguang FU Haipeng MA Kaixue
(School of Microelectronics, Tianjin University, Tianjin 300072, China)

Abstract: The range resolution and maximum working distance of millimeter-wave radar are usually limited by the RF bandwidth and transmitted power. Millimeter-wave radar front-end chip with wide bandwidth, high transmitted power, high sensitivity and high-precision phase control is crucial to millimeter-wave radar system to achieve high performance. The difficulties of millimeter-wave radar chips mainly focus on impedance matching, noise reduction, transmitted power increase, phase control, etc. Therefore, this article discusses and summarizes the key technique to solution the difficulties of millimeter-wave radar front-end chips.

Key words: Millimeter-wave radar; Chip; Impedance matching; Power combination; Phased-array

1 引言

得益于可用频带宽、分辨率高、芯片尺寸小、较强的穿透性和环境适应性、可支持全天候工作等特性^[1], 毫米波雷达已广泛应用于军事对抗/气象遥感、车载雷达、医疗/安检成像等各个领域。考虑到大气对电磁波的衰减作用, 面向军事对抗/气象遥感的毫米波雷达通常工作在适合较远距离传输的大气窗口频段, 例如Ka波段/W波段^[2-4]。国际划分的标准车载雷达工作频率为24/77/79 GHz频段^[5-8], 而医疗/安检成像需要较高的分辨率, 通常采用更高的毫米波频段, 例如94 GHz, 140 GHz, 220 GHz等频段^[9-16]。

根据雷达系统发射信号的种类不同, 可将雷达分为脉冲雷达^[9-11]、调频连续波(Frequency Modulated Continuous Wave, FMCW)雷达^[5-8]、调相连续

波(Phase Modulated Continuous Wave, PMCW)雷达^[17-19]等不同类型。根据天线控制方式不同, 又可将雷达分为机械扫描雷达、相控阵雷达^[12]等。最近, 文献^[20]报道了一款60 GHz毫米波雷达发射机芯片, 可支持脉冲、FMCW和PMCW 3种调制模式, 在不同的应用场景配置不同的工作模式, 可充分利用雷达在不同调制模式下的特性。可见, 多功能性也是雷达系统芯片未来可能的发展趋势。

全集成毫米波雷达芯片的基本架构如图1所示, 包括发射机、接收机、雷达信号源等射频毫米波组件, 中频处理、A/D转换等基带处理模拟组件, 微控制器、数字信号处理等数字组件。毫米波雷达芯片的设计难点主要集中在高功率宽带发射机、高灵敏度宽带接收机、宽带高精度雷达信号源等方面, 因此, 本文将针对毫米波雷达芯片中毫米波放大器的阻抗匹配和功率提高, 以及相控阵等关键技术进行探讨和综述。

2 毫米波阻抗匹配技术

在雷达的性能指标中, 距离分辨率(ΔR)是指雷达可辨别两个目标之间的最小距离。距离分辨率

收稿日期: 2021-01-21; 改回日期: 2021-04-14; 网络出版: 2021-04-29

*通信作者: 马凯学 makaixue@tju.edu.cn

基金项目: 国家重点研发计划(2018YFB2202500)

Foundation Item: The National Key R&D Program of China (2018YFB2202500)

与雷达射频信号带宽(B)的关系可表示为^[21]

$$\Delta R = \frac{c}{2B} \quad (1)$$

其中, c 为真空中的光速, 即 3×10^8 m/s。可见, 距离分辨率由雷达射频信号带宽直接决定, 且与雷达射频信号带宽成反比, 要实现更高的距离分辨率, 则需要提高雷达的射频信号带宽。例如, 79 GHz 汽车雷达频段(77~81 GHz)具有4 GHz射频带宽, 距离分辨率可达3.75 cm。而文献^[16]中的FMCW雷达具有100 GHz射频带宽, 其距离分辨率可提高至1.5 mm。

在毫米波雷达芯片中, 射频信号带宽主要由射频毫米波组件直接决定, 提高射频毫米波组件尤其是毫米波放大器的工作带宽是实现更高距离分辨率的必经途径。在毫米波宽带放大器中, 常用的拓扑结构是分布式结构和多级放大器结构。分布式结构虽然可实现较宽的带宽, 但具有较高的功耗和较大的芯片面积, 从而在毫米波雷达中较为少见。多级放大器结构的带宽主要受到各个节点的寄生电容和匹配电路的影响, 匹配电路的带宽响应是拓展毫米波放大器带宽的关键。

2.1 LC型宽带级间匹配网络

传统的级间匹配电路结构为LC型匹配网络,




图1 全集成毫米波雷达芯片基本架构

如图2所示, 包括L型^[22,23], π 型^[24], T型^[25-27], L-T混合型^[28,29], 耦合T型^[30,32]等等。如图2(a)所示, L型网络是最简单实用的匹配网络, 只采用两个电抗元件(电感或者电容)即可实现一定范围内的阻抗变换, 但一个L型网络通常只产生1个极点, 放大器只会产生1个增益峰值, 因此需要配合多级放大电路结构和参差调谐技术才能实现较宽的工作带宽, 如文献^[22]采用5级共源共栅结构实现的放大器带宽为88.5~110 GHz, 文献^[23]采用8级共源结构实现的放大器带宽为101.5~142.1 GHz。

在L型网络中增加1个电抗元件, 即可形成 π 型和T型匹配网络, 如图2(b)、图2(c)所示。额外增加的1个调整变量, 使得 π 型、T型匹配网络可能形成2个增益峰值, 从而拓展了放大器的带宽响应。文献^[24]采用新型传输线和高Q值电容构成 π 型匹配网络, 在60 GHz频段实现18 GHz的带宽和13.8 dB的增益。文献^[25]详细分析了T型匹配网络的阻抗变换过程, 并基于T型匹配网络设计了70~140 GHz低噪声放大器, 证明了T型匹配网络在低噪声放大器带宽拓展中的有效性。在更高的工作频率, 比如在D波段(110~170 GHz)中, 也常采用T型匹配网络来实现宽带放大器^[26,27]。结合L型网络和T型网络形成的L-T混合型网络如图2(d)所示, 更多的可调变量使其带宽拓展效果更好^[28,29], 但过多的匹配元件会增加匹配网络的损耗和芯片面积。

由于T型匹配网络中存在2~3个电感, 当工作频率不够高时, 芯片面积会比较大, 因此文献^[30]提出在T型匹配网络中引入变压器耦合, 可进一步减小芯片的面积, 如图2(e)所示。文献^[31]深入分析了耦合T型结构A的带宽拓展原理, 认为耦合电感将零点移动至较低的频率抵消了其他无用极点的影响, 从而提高了工作带宽, 并采用SiGe Bi-CMOS工艺实现了22~47 GHz低噪声放大器, 峰




图2 LC型宽带级间匹配网络

值增益22.2 dB。根据电感耦合位置的不同，又可产生耦合T型结构B，如图2(f)所示。文献[32]详细对比了耦合T型结构中不同耦合位置、电感值、耦合系数的带宽拓展效果，最终认为耦合T型结构B具有更好的带宽拓展效果。

2.2 变压器反馈技术

在采用LC型匹配网络的放大器中，放大器的级数越多，可能实现的工作带宽越宽，但放大器级数过多会带来功耗和芯片面积等问题[22,23]。在毫米波频段，另一个提高增益和带宽的有效途径是跨导增强技术，通过提高高频段的增益、抑制低频段增益来实现较宽的工作带宽。变压器反馈技术在跨导增强和噪声降低中发挥了至关重要的作用，一方面变压器具有较小的芯片面积，另一方面通过磁耦合可以实现各种不同结构的反馈路径。根据变压器初级线圈、次级线圈的位置不同，变压器反馈技术可以形成多种不同的电路结构，如图3所示。

晶体管的栅漏交叠电容 C_{gd} 是CMOS工艺中一个不可避免的寄生参数，该电容在晶体管的栅极和漏极之间形成一个耦合通路，降低了晶体管的增益和反向隔离度，同时还降低了晶体管的截止频率。因此，文献[33]和文献[34]提出了基于变压器反馈的方式来减弱电容 C_{gd} 的不良影响，即在共源极放大结构的源极电感 L_s 和漏极电感 L_d 之间引入磁耦合 k ，如图3(a)所示。

与共源极结构相比，共源共栅结构/多重堆叠结构在毫米波频段具有更高的增益和更高的输入输

出隔离度，但需要更高的电源电压、具有更高的噪声系数。为了降低噪声系数和电源电压，文献[35]提出将共源共栅结构拆分为共源极和共栅极的两级放大器架构，并通过变压器耦合连接，其基本结构如图3(b)所示，基于此结构，文献[35]实现了46~63 GHz和29~44 GHz低噪声放大器。基于变压器反馈的噪声降低结构虽然可以改善噪声系数，但是对增益没有明显的提高作用。文献[36]基于噪声降低结构，巧妙地将共源结构和共栅结构级联转变为两级共源结构级联，并在第1级共源结构的漏极电感和第2级共源结构的源极电感之间引入变压器耦合，形成了共源跨导增强结构，并利用第2级共源结构的栅极电感形成极点调控，拓展了放大器的带宽响应，其基本结构如图3(c)所示。文献[36]对此CS跨导增强结构进行了详细的理论分析，并实现了54.4~90 GHz低噪声放大器，进一步验证了该结构在共源极放大器中具有较好的带宽拓展和噪声降低效果。

在毫米波及以上频段，更高的增益使得共源共栅结构比共源极结构具有更大的应用潜力，但更多的寄生效应也是共源共栅结构需要考虑的问题。在共源共栅结构中，在共栅极晶体管的栅极串联电感可以提高增益响应，但也会带来不稳定的风险[37]。文献[37]采用零极点法详细分析了栅极电感的极点调控现象，随着栅极电感的增加，在高频处引入的极点会往低频移动，形成两个极点并产生两个增益峰值，工作带宽被展宽了但是增益平坦度较差，同




图 3 基于变压器反馈技术的各种结构

时稳定性不能保证。如图3(d)所示,结合极点调控结构和漏极-源极之间的变压器负反馈技术,在不增加芯片面积和功耗的情况下,也可实现宽带的平坦增益响应和绝对的稳定性,文献[37]基于此结构实现了62.5~92.5 GHz低噪声放大器,最大增益为18.5 dB。文献[38,39]则采用漏极电感和栅极电感之间的变压器负反馈来改善平坦度和稳定性,如图3(e)所示。

2.3 基于变压器的高阶耦合谐振腔

较强的抗干扰能力和共模信号抑制能力促使差分电路广泛应用于毫米波放大器设计中,文献[40]提出了基于片上变压器的阻抗匹配和功率合成技术后,基于变压器的高阶耦合谐振腔技术在差分毫米波功率放大器设计中被大量研究和应用。图4(a)所示为4阶耦合谐振腔的等效电路原理图,该网络在不同耦合系数下的频率响应如图4(b)所示,具有耦合强度越大、带宽越宽、带内纹波越高的变化规律。

文献[41]利用变压器耦合谐振腔匹配技术,并使用诺顿变换来最大限度地减少匹配元件的数量,实现了40~67 GHz功率放大器。文献[42]中推导了变压器的匹配方程和设计方法,为变压器匹配设计提供了流程指导,并实现了57~66 GHz功率放大器。文献[43-45]深入讨论了电容耦合、电感耦合、磁耦合(变压器耦合)、磁耦合加电容耦合共4种4阶耦合谐振腔的匹配效果,虽然4种耦合谐振腔均可以通过产生2对复数极点来提高带宽,但文献[44]通过理论公式推导和仿真分析对比,最终证明4阶磁耦合即基于变压器的4阶耦合谐振腔具有更宽的频率响应。

文献[41]的放大器多工作在AB类或者A类模式,基于变压器的耦合谐振腔结构在C类、F/逆F类放大器中也被证明具有较好的匹配效果[46,47]。文献[46]提出了一种新型的片上变压器Doherty功率合成网络,该变压器功率合成网络可以有效降低功

率回退下的阻抗变换比,从而提高带宽和功率合成效率,在28/37/39 GHz分别实现了饱和输出功率为16.8/17.1/17 dBm。文献[47]提出了基于变压器的连续模式谐波调谐网络,该网络为基波、2阶和3阶谐波阻抗提供适当的谐波阻抗终端,从而实现了饱和输出功率的1 dB带宽为23.5~41 GHz,峰值效率为43.2%。

在毫米波低噪声放大器中,基于变压器的耦合谐振腔同样被证明具有较好的匹配效果[48-50]。文献[48]利用耦合强度越大、带宽越宽的规律,采用强耦合谐振腔产生两个极点,实现了28/37 GHz并发的双频低噪声放大器。文献[49]将基于变压器的耦合谐振腔结构应用于单端低噪声放大器电路中,同样实现了宽带的频率响应。宽带毫米波低噪声放大器的性能对比如表1所示。

3 输出功率提高技术

当目标受到雷达发射电磁波的照射时,将对所截获的雷达电磁波再次辐射,因而将产生目标散射回波。散射功率的大小与目标所在点的发射功率密度以及目标本身的电磁特性有关。雷达接收的回波功率大小可由雷达方程式(2)表示[21]


$$P_R = \frac{P_T G_T G_R \lambda_0^2 \sigma}{(4\pi)^3 R^4 L} = \frac{P_T G_T}{4\pi R^2} \delta \frac{1}{4\pi R^2} \frac{\lambda_0^2 G_R}{4\pi} \frac{1}{L} \quad (2)$$

根据式(2)和雷达接收机的灵敏度 P_{smin} 可获得雷达的最大可工作距离 R_{max} 为[21]


$$R_{max} = \left[\frac{P_T G_T G_R \lambda_0^2 \sigma}{(4\pi)^3 L P_{smin}} \right]^{1/4} \quad (3)$$

其中, P_T 和 P_R 是发射和接收功率, G_T 和 G_R 是发射天线增益和接收天线增益, λ_0 是雷达射频信号的波长, R 是雷达和目标之间的距离, δ 是目标的雷达散射截面(Radar Cross Section, RCS), L 是雷达收发机总的额外损耗。

由式(3)可知,在雷达检测目标、收发天线、



(a) 等效电路原理图



(b) 不同耦合系数下的频率响应

图4 基于变压器的4阶耦合谐振腔

工作环境一定的情况下，提高雷达最大可工作距离 R_{max} 的直接有效途径是：(1)提高雷达接收机的灵敏度；(2)增大雷达发射机的发射功率。通过大规模雷达芯片阵列的方式，可明显提高雷达的最大可工作距离 R_{max} ，但仍然会受限于毫米波雷达单芯片的性能。在毫米波雷达芯片层面，提高雷达接收机的灵敏度需要通过提高低噪声放大器的增益和线性度、降低低噪声放大器的噪声系数来实现，例如采用前文所提的跨导提高技术和噪声降低技术。而要增大雷达发射机的发射功率，则需要提高毫米波功率放大器芯片的饱和输出功率(saturated output power, P_{sat})。鉴于先进半导体工艺中晶体管的击穿电压有限，尤其是先进硅基工艺，例如，65 nm CMOS工艺的标准电源电压为1.2 V，这限制了晶体管的输出电压摆幅，从而限制了功率放大器的饱和输出功率。因此，在毫米波功率放大器中，常采用晶体管堆叠技术和多路功率合成技术来提高放大器的输出功率。

3.1 晶体管堆叠技术

在功率放大器设计中，最常规的结构为单个晶体管结构，如图5(a)所示，在晶体管功率密度足够高的情况下，单个晶体管结构即可满足设计需求，例如晶体管击穿电压非常高的GaN工艺。在硅基工艺中，由于晶体管击穿电压和功率密度的限制，单个晶体管结构远不能满足功率放大器的需求，因此首先考虑并联多个晶体管来提高输出电流的摆幅。如图5(b)所示是并联 m 个晶体管的结构，每个晶体管的尺寸和偏置条件与图5(a)完全相同，因此该结构的输出电流是单个晶体管的 m 倍，即输出功率提高为单个晶体管的 m 倍，但最优负载阻抗也降低为单个晶体管最优负载阻抗的 $1/m$ 。并联的晶体管个数越多，则并联结构的最优负载阻抗越小，同时晶体管并联结构在毫米波频段会引入更大的寄生参数，这将会降低输出匹配网络的带宽和效率，因此，在毫米波频段，晶体管的并联个数受到限制。另外一个有效途径是提高输出电压的摆幅，即

表 1 宽带毫米波低噪声放大器性能对比

文献序号	[23]	[25]	[31]	[36]	[37]	[38]	[44]	[50]
工艺	40 nm CMOS	0.13 μm SiGe BiCMOS	0.13 μm SiGe BiCMOS	65 nm CMOS	65 nm CMOS	65 nm CMOS	28 nm CMOS	65 nm CMOS
匹配结构	L型	T型	耦合T型	CS跨导增强	极点调控	极点调控	耦合谐振腔	耦合谐振腔
频率(GHz)	101.5~142.1	70~140	22~47	54.4~90.0	62.5~92.5	24.9~32.5	68.1~96.4	24.0~32.5
增益(dB)	20.6	25	22.2	17.7	18.5	18.33	29.6	22.1
噪声系数(dB)	6.2	<9	3.0~4.3	5.4~7.4	5.5~7.9	3.25~4.20	6.4~8.2	<5
功耗(mW)	45	54	9.5	19	27	20.5	31.3	19.3
面积(mm ²)	0.225	0.33	0.13	0.37	0.24	0.38	0.27	0.12




图 5 3种功率放大器基本结构对比^[51]

采用 n 个晶体管堆叠的结构,如图5(c)所示,每个晶体管的尺寸和偏置条件与图5(a)完全相同。理论上,该结构的输出电压摆幅是单个晶体管的 n 倍,即输出功率提高为单个晶体管的 n 倍,最优负载阻抗也是单个晶体管的 n 倍,因此降低了输出匹配的难度。堆叠的晶体管个数越多,偏置网络和偏置状态越复杂,晶体管互联结构在毫米波频段的寄生参数越大,谐波效应也越明显,这无疑增加了功率放大器的设计难度,因此,在毫米波频段,晶体管的堆叠个数也受到限制。通过堆叠 n 层晶体管、每层晶体管并联 m 个方式,可以进一步提供堆叠结构的输出功率,合适地选择晶体管的并联个数和堆叠个数,才能实现高输出功率、高效率的毫米波功率放大器^[51]。

BJT与MOSFET的工作模式大有不同,晶体管堆叠技术需要考虑非线性特性、偏置等的不同影响。文献[52]详细分析了SiGe BiCMOS工艺中HBT晶体管非理想性、版图寄生效应、低Q值晶片上无源器件等对堆叠结构功率放大器性能的影响,在W波段设计了常规结构、2重堆叠和3重堆叠E类功率放大器,分别实现了输出功率为19.5 dBm, 22 dBm, 23.3 dBm。在CMOS工艺中,文献[53]采用3重堆叠结构和基于变压器的电压型功率合成网络,在60 GHz实现了22.8 dBm的饱和输出功率和15.9%的峰值效率(Power Added Efficiency, PAE)。在CMOS SOI工艺中,由于晶体管的衬底电位的可控性,多重堆叠的功率提高效果比CMOS工艺中明显,文献[54]和文献[55]采用4重堆叠结构在41 GHz和29 GHz实现的饱和输出功率分别为21.6 dBm和24.8 dBm。

3.2 多路功率合成技术

在毫米波频段,各种寄生效应和晶体管谐波效应会导致堆叠通路上各个节点的电压、电流相位不一致,使得堆叠式功率放大器的效率和线性度受到一定的限制。而多路功率合成技术在输出功率、效率和线性度之间具有更好的平衡效果,也更容易额外增加补偿手段来提高功率放大器的效率和线性度,如图6所示为常用的4种功率合成结构^[56]。如图6(a)所示,Wilkinson合成器利用1/4波长传输线的阻抗变换特性和隔离电阻来实现较好的端口隔离和功率合成效率,在GaN和GaAs等工艺中广泛使用^[57-58]。如图6(b)所示的零度合成器则利用零度相位差的关系,在满足布局约束和阻抗变换要求的情况下可以使用任意线长的传输线,相比于Wilkinson合成器,显著地减小了合成器的尺寸和插入损耗^[59,60]。如图6(c)和图6(d)所示的串联/并联变压器合成网络则因其高传输效率和紧凑尺寸而在CMOS工艺中广泛使用^[61,63]。

文献[56]在GaN工艺中结合4路传统Wilkinson合成器和Lange耦合器,在95 GHz频段实现了37.8 dBm的饱和输出功率和18.3%的峰值效率。文献[58]则取消了隔离电阻,仅采用1/4波长线完成16路功率合成,在68~91 GHz频段实现了峰值27.3 dBm的饱和输出功率。文献[60]结合分布式有源变压器和8:1零度合成器完成24个单元功率放大器的功率合成,在60 GHz实现了30.1 dBm的饱和输出功率和20.8%的峰值效率,代表硅基工艺的输出功率在该频段的最高水平。文献[61-63]分析了串/并联变压器在2路、4路差分放大器中的功率合成效果,文献[62]利用基于变压器耦合的串-并联功率合




图6 4种功率合成结构对比^[56]

成网络,结合晶体管尺寸优化和版图布局优化,在70.3~85.5 GHz内实现了饱和输出功率为20.9 dBm、峰值效率为22.3%的功率放大器。总的来说,在2路或者4路功率合成中,串/并联变压器结构结合差分放大器可以实现较好的功率合成效果和较小的芯片尺寸,但在8路及以上的功率合成中,Wilkinson合成器和零度合成器的优势更加突出。宽带、高功率毫米波功率放大器的性能对比如表2所示。

4 相控阵技术

传统机械扫描雷达的波束扫描通过天线的机械转动来实现,相控阵技术出现后,相控阵雷达通过控制每个天线单元发射或接收电信号的幅度或相位信息来改变阵列等效波束的方向和强度,从而大大提高了雷达波束扫描的灵活性和可控性。与单个接收通道相比, N 个相控阵接收通道可以将接收机的灵敏度提高 $10\lg(N)$ dB。与单个发射通道相比, N 个相控阵发射通道可以将发射机的有效全向辐射功率(Equivalent Isotropically Radiated Power, EIRP)提高 $20\lg(N)$ dB。因此,相控阵技术可以降低对接收单通道噪声系数和发射单通道输出功率的要求,是大规模毫米波雷达阵列芯片中的一项关键技术。

如图7所示,根据移相功能的实现路径和位置不同,可以将相控阵分为中频移相结构、本振移相结构、射频移相结构和数字移相结构。射频移相结构的幅度和相位控制在射频路径完成,并且仅需要一个混频器和本振信号源,因而具有较小的芯片面积和功耗,适用于大规模阵列芯片,但移相器的插入损耗和移相误差在毫米波频段需要慎重考虑。本振移相结构的相位控制在本振路径完成,混频器的存在使得本振路径的失配和插损不会直接影响系统的信噪比,因而降低了移相器的设计难度,但每个路径均需要混频器和本振信号源,这加大了系统的

芯片面积、功耗和复杂度,因此该结构适用于小规模阵列芯片。中频移相器和中频信号合成网络的较大芯片面积使得中频移相结构具备的竞争力不足。虽然数字移相结构的每个路径也需要混频器和本振信号源,但信号的合成、幅度/相位控制均由数字处理器完成,使得该架构非常灵活,具有较好的可拓展性,因而近年来也逐渐受到关注,毫米波移相器性能对比如表3所示。

作为相控阵技术的相位控制核心,毫米波移相器是毫米波相控阵芯片的设计难点之一。移相器的移相范围、移相精度和误差决定了相控阵芯片的波束控制能力,移相器的插损对相控阵芯片的信噪比、功耗、线性度等也有较大影响。

常用的毫米波移相器结构为无源移相结构,如图8(a)~图8(c)所示,因为其具有零直流功耗和高线性度等特点而被广泛采用。如图8(a)和图8(b)所示为开关切换型移相器^[64,65],开关晶体管导通和关断情况下,电路等效为不同的高通、低通网络,从而实现移相功能。如图8(c)所示为反射型移相器,由正交耦合器和两个相同的可调无源反射负载组成。流行的可调反射负载拓扑包括可调电容、串并联LC谐振器、LC多重谐振器、变压器多重谐振器等^[66-69],调整反射负载的阻抗即可获得所需的移相范围和移相精度。

在毫米波频段,无源器件的寄生效应明显,因此开关切换型和反射型无源移相结构很难实现小于 2° 的移相精度,同时毫米波移相器的插损随着工作频率的提高而增大,系统中需要提供额外的增益补偿电路。矢量合成结构解决了传统无源移相结构中移相精度不够高的问题,在需要较高移相精度的毫米波相控阵芯片被广泛采用。基本的矢量合成结构如图8(d)所示,包括正交信号产生器、矢量合成器和输入输出匹配网络^[70]。矢量合成器需要对输入的正交信号进行加权矢量合成,通常采用无源可变增

表2 宽带、高功率毫米波功率放大器性能对比

文献序号	[46]	[47]	[55]	[56]	[58]	[60]	[62]
工艺	0.13 μm SiGe BiCMOS	45 nm CMOS SOI	45 nm CMOS SOI	100 nm AlGaIn/GaN	0.13 μm SiGe BiCMOS	45 nm CMOS SOI	40 nm CMOS
结构	变压器Doherty 合成	变压器谐波 调谐网络	4重堆叠	Wilkinson 4路合成	1/4波长线 16路合成	零度合成器 24路合成	串并联变压器 2路合成
频率(GHz)	23.3~39.4	23~40.5	29	92	68~91	60	70.3~85.5
电源电压(V)	1.5	2	5	18	1.8	2.2	0.9
P_{sat} (dBm)	17	18.9	24.8	37.8	27.3	30.1	20.9
PAE _{max} (%)	22.6	43.2	29	18.3	12.4	20.8	22.3
增益(dB)	16.6~18.2	15.6~18.7	13	15.3	19.3	24.7	18.1
面积(mm ²)	1.755	0.21	0.3	16.72	6.48	6.6	0.19




图7 4种不同的相控阵结构(以接收机为例)

表3 毫米波移相器性能对比

文献序号	[64]	[65]	[67]	[68]	[69]	[70]	[72]	[73]
工艺	65 nm CMOS	65 nm CMOS	40 nm CMOS	0.13 μm SiGe BiCMOS	65 nm CMOS	65 nm CMOS	65 nm CMOS	40 nm CMOS
拓扑结构	开关切换	开关切换	有源无源 混合型	反射型	反射型	无源矢量合成	有源矢量合成	有源矢量合成
频率(GHz)	57~64	27~42	52~57	62	29	32~40	21~30	90~98
相位精度	11.25°/5 bit	11.25°/5 bit	5.6°/6 bit	连续控制	连续控制	2.8°/12 bit	0.8°/13 bit	5.6°/9 bit
相位RMS误差(°)	4.4~9.5	3.8	3.76	-	-	0.45~1.6	0.28~0.88	1.82
增益(dB)	-16.3	-14.5	-19	-10.3	-8.5	-18	12.2	-
增益RMS误差(°)	0.5~1.1	2.1	2.23	-	-	0.17~0.38	0.16	1.12
功耗(mW)	0	0	14.3	0	0	0	12	-
面积(mm ²)	0.094	0.395	0.15	0.16	0.076	0.14	0.052	-

益放大器^[70](无源矢量合成结构)和有源可变增益放大器^[71](有源矢量合成结构)实现。无源矢量合成结构具有较好的移相误差和线性度,但仍然具有较大的插损。有源矢量合成结构虽然同时解决了移相精度和插损的问题,但线性度和功耗等需要折中考虑。在相位误差和移相精度要求较高的系统中,通常采用更多位相位控制来进行相位补偿和相位筛选^[71-73],这也是高精度毫米波移相器的未来发展方向。

5 结束语

高分辨率、小芯片尺寸、强环境适应能力等特

性使得毫米波雷达广泛应用在不同军民领域中。毫米波雷达的距离分辨率和最大可工作距离通常受雷达射频信号带宽和发射功率的限制。因此,本文针对毫米波雷达前端芯片中阻抗匹配、噪声降低、功率提升、相位控制等设计难点的关键解决技术进行探讨和综述。

在阻抗匹配方面,LC型宽带级间匹配网络配合多级放大器结构,可以实现较高的增益和带宽,多应用于单端电路中。而基于变压器的反馈技术和高阶耦合谐振腔技术在提高带宽、降低噪声和减小




图8 3种不同的毫米波移相器结构

芯片面积方面均有独特的优势，是毫米波低噪声放大器和功率放大器在带宽提高方面的研究热点。在功率提高方面，堆叠技术和多路合成技术是两个重要的发展方向，基于变压器的多路合成结构在合成效率优化、谐波阻抗匹配等方面的灵活性更强，但Wilkinson合成器和零度合成器在16路以上合成以及在毫米波高频段功率放大器中损耗低、结构简单的优势更为明显。在相控阵技术方面，开关切换型结构适用于移相精度要求不高、线性度要求高的系统，反射型结构适用于相位需要电压连续控制的系统，而矢量合成移相器更适用于高精度相位控制系统。结合相控阵技术的大规模毫米波雷达阵列，在逐渐往具有更宽工作带宽的毫米波高频段发展，是毫米波雷达芯片今后的一个发展趋势。

参考文献

- [1] 贾海昆, 池保勇. 硅基毫米波雷达芯片研究现状与发展[J]. 电子与信息学报, 2020, 42(1): 173-190. doi: [10.11999/JEIT190666](https://doi.org/10.11999/JEIT190666).
- JIA Haikun and CHI Baoyong. The status and trends of silicon-based millimeter-wave radar SoCs[J]. *Journal of Electronics & Information Technology*, 2020, 42(1): 173-190. doi: [10.11999/JEIT190666](https://doi.org/10.11999/JEIT190666).
- [2] LIU Chao, LI Qiang, LI Yihu, *et al.* A Ka-band single-chip SiGe BiCMOS phased-array transmit/receive front-end[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2016, 64(11): 3667-3677. doi: [10.1109/TMTT.2016.2602837](https://doi.org/10.1109/TMTT.2016.2602837).
- [3] DING Bowen, YUAN Shengyue, ZHAO Chen, *et al.* A Ka band FMCW transceiver front-end with 2-GHz bandwidth in 65-nm CMOS[J]. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2019, 66(2): 212-216. doi: [10.1109/TCSII.2018.2849268](https://doi.org/10.1109/TCSII.2018.2849268).
- [4] TOWNLEY A, SWIRHUN P, TITZ D, *et al.* A 94-GHz 4TX-4RX phased-array FMCW radar transceiver with antenna-in-package[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(5): 1245-1259. doi: [10.1109/JSSC.2017.2675907](https://doi.org/10.1109/JSSC.2017.2675907).
- [5] LEE J, LI Yian, HUNG M H, *et al.* A fully-integrated 77-GHz FMCW radar transceiver in 65-nm CMOS technology[J]. *IEEE Journal of Solid-State Circuits*, 2010, 45(12): 2746-2756. doi: [10.1109/JSSC.2010.2075250](https://doi.org/10.1109/JSSC.2010.2075250).
- [6] FUJIBAYASHI T, TAKEDA Y, WANG Weihu, *et al.* A 76- to 81-GHz multi-channel radar transceiver[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(9): 2226-2241. doi: [10.1109/JSSC.2017.2700359](https://doi.org/10.1109/JSSC.2017.2700359).
- [7] MA Taikun, DENG Wei, CHEN Zipeng, *et al.* A CMOS 76-81-GHz 2-TX 3-RX FMCW radar transceiver based on mixed-mode PLL chirp generator[J]. *IEEE Journal of Solid-State Circuits*, 2020, 55(2): 233-248. doi: [10.1109/JSSC.2020.2910000](https://doi.org/10.1109/JSSC.2020.2910000).

- 2019.2950184.
- [8] GINSBURG B P, SUBBURAJ K, SAMALA S, *et al.* A multimode 76-to-81 GHz automotive radar transceiver with autonomous monitoring[C]. 2018 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2018: 158–160.
- [9] ARBABIAN A, CALLENDER S, KANG S, *et al.* A 90 GHz hybrid switching pulsed-transmitter for medical imaging[J]. *IEEE Journal of Solid-State Circuits*, 2010, 45(12): 2667–2681. doi: [10.1109/JSSC.2010.2077150](https://doi.org/10.1109/JSSC.2010.2077150).
- [10] ARBABIAN A, CALLENDER S, KANG S, *et al.* A 94 GHz mm-wave-to-baseband pulsed-radar transceiver with applications in imaging and gesture recognition[J]. *IEEE Journal of Solid-State Circuits*, 2013, 48(4): 1055–1071. doi: [10.1109/JSSC.2013.2239004](https://doi.org/10.1109/JSSC.2013.2239004).
- [11] GINSBURG B P, RAMASWAMY S M, RENTALA V, *et al.* A 160 GHz pulsed radar transceiver in 65 nm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2014, 49(4): 984–995. doi: [10.1109/JSSC.2014.2298033](https://doi.org/10.1109/JSSC.2014.2298033).
- [12] PENG P J, CHEN P N, KAO C, *et al.* A 94 GHz 3D image radar engine with 4TX/4RX beamforming scan technique in 65 nm CMOS technology[J]. *IEEE Journal of Solid-State Circuits*, 2015, 50(3): 656–668. doi: [10.1109/JSSC.2014.2385758](https://doi.org/10.1109/JSSC.2014.2385758).
- [13] VISWESWARAN A, VAESEN K, SINHA S, *et al.* A 145 GHz FMCW-radar transceiver in 28 nm CMOS[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 168–170.
- [14] MOSTAJERAN A, CATHELIN A, and AFSHARI E. A 170-GHz fully integrated single-chip FMCW imaging radar with 3-D imaging capability[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(10): 2721–2734. doi: [10.1109/JSSC.2017.2725963](https://doi.org/10.1109/JSSC.2017.2725963).
- [15] MOSTAJERAN A, NAGHAVI S M, EMADI M, *et al.* A high-resolution 220-GHz ultra-wideband fully integrated ISAR imaging system[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2019, 67(1): 429–442. doi: [10.1109/TMTT.2018.2874666](https://doi.org/10.1109/TMTT.2018.2874666).
- [16] YI Xiang, WANG Cheng, LU Muting, *et al.* A terahertz FMCW comb radar in 65 nm CMOS with 100 GHz bandwidth[C]. 2020 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2020: 90–92.
- [17] GIANNINI V, GOLDENBERG M, ESHRAGHI A, *et al.* A 192-virtual-receiver 77/79 GHz GMSK code-domain MIMO radar system-on-chip[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 164–166.
- [18] OH J, JANG J, KIM C Y, *et al.* A W-band 4-GHz bandwidth phase-modulated pulse compression radar transmitter in 65-nm CMOS[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2015, 63(8): 2609–2618. doi: [10.1109/TMTT.2015.2442992](https://doi.org/10.1109/TMTT.2015.2442992).
- [19] GUERMANDI D, SHI Qixian, DEWILDE A, *et al.* A 79-GHz 2×2 MIMO PMCW radar SoC in 28-nm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(10): 2613–2626. doi: [10.1109/JSSC.2017.2723499](https://doi.org/10.1109/JSSC.2017.2723499).
- [20] LEE W, DINC T, and VALDES-GARCIA A. Multi-mode 60-GHz radar transmitter SoC in 45-nm SOI CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2020, 55(5): 1187–1198. doi: [10.1109/JSSC.2020.2964150](https://doi.org/10.1109/JSSC.2020.2964150).
- [21] SKOLNIK W I. Introduction to Radar Systems[M]. 3rd ed. New York: McGraw-Hill, 2002: 4.
- [22] FENG Guangyin, BOON C C, MENG Fanyi, *et al.* An 88.5–110 GHz CMOS low-noise amplifier for millimeter-wave imaging applications[J]. *IEEE Microwave and Wireless Components Letters*, 2016, 26(2): 134–136. doi: [10.1109/LMWC.2016.2517071](https://doi.org/10.1109/LMWC.2016.2517071).
- [23] JANG T H, JUNG K P, KANG J S, *et al.* 120-GHz 8-stage broadband amplifier with quantitative stagger tuning technique[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2020, 67(3): 785–796. doi: [10.1109/TCSI.2019.2958366](https://doi.org/10.1109/TCSI.2019.2958366).
- [24] FRITSCHÉ D, TRETTER G, CARTA C, *et al.* Millimeter-wave low-noise amplifier design in 28-nm low-power digital CMOS[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2015, 63(6): 1910–1922. doi: [10.1109/TMTT.2015.2427794](https://doi.org/10.1109/TMTT.2015.2427794).
- [25] LIU Gang & SCHUMACHER H. Broadband millimeter-wave LNAs (47–77 GHz and 70–140 GHz) using a T-type matching topology[J]. *IEEE Journal of Solid-State Circuits*, 2013, 48(9): 2022–2029. doi: [10.1109/JSSC.2013.2265500](https://doi.org/10.1109/JSSC.2013.2265500).
- [26] TURKMEN E, BURAK A, GUNER A, *et al.* A SiGe HBT D-band LNA with butterworth response and noise reduction technique[J]. *IEEE Microwave and Wireless Components Letters*, 2018, 28(6): 524–526. doi: [10.1109/LMWC.2018.2831450](https://doi.org/10.1109/LMWC.2018.2831450).
- [27] KARAKUZULU A, EISSA M H, KISSINGER D, *et al.* A broadband 110–170-GHz stagger-tuned power amplifier with 13.5-dBm P_{sat} in 130-nm SiGe[J]. *IEEE Microwave and Wireless Components Letters*, 2021, 31(1): 56–59. doi: [10.1109/LMWC.2020.3036937](https://doi.org/10.1109/LMWC.2020.3036937).
- [28] SANDSTROM D, VARONEN M, KARKKAINEN M, *et al.* W-band CMOS amplifiers achieving +10 dBm saturated output power and 7.5 dB NF[J]. *IEEE Journal of Solid-State Circuits*, 2009, 44(12): 3403–3409. doi: [10.1109/JSSC.2009.2032274](https://doi.org/10.1109/JSSC.2009.2032274).
- [29] HU Jianquan, MA Kaixue, MOU Shouxian, *et al.* A seven-octave broadband LNA MMIC using bandwidth extension

- techniques and improved active load[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2018, 65(10): 3150–3161. doi: [10.1109/TCSI.2018.2803299](https://doi.org/10.1109/TCSI.2018.2803299).
- [30] SHEKHAR S, WALLING J S, and ALLSTOT D J. Bandwidth extension techniques for CMOS amplifiers[J]. *IEEE Journal of Solid-State Circuits*, 2006, 41(11): 2424–2439. doi: [10.1109/JSSC.2006.883336](https://doi.org/10.1109/JSSC.2006.883336).
- [31] WANG Keping and ZHANG Hao. A 22-to-47 GHz 2-stage LNA with 22.2 dB peak gain by using coupled L-Type interstage matching inductors[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2020, 67(12): 4607–4617. doi: [10.1109/TCSI.2020.3019335](https://doi.org/10.1109/TCSI.2020.3019335).
- [32] JIN Junde and HSU S S H. A miniaturized 70-GHz broadband amplifier in 0.13- μm CMOS technology[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2008, 56(12): 3086–3092. doi: [10.1109/TMTT.2008.2007089](https://doi.org/10.1109/TMTT.2008.2007089).
- [33] CASSAN D J and LONG J R. A 1-V transformer-feedback low-noise amplifier for 5-GHz wireless LAN in 0.18- μm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2003, 38(3): 427–435. doi: [10.1109/JSSC.2002.808284](https://doi.org/10.1109/JSSC.2002.808284).
- [34] CHANG Poyu, SU S H, HSU S S H, *et al.* An ultra-low-power transformer-feedback 60 GHz low-noise amplifier in 90 nm CMOS[J]. *IEEE Microwave and Wireless Components Letters*, 2012, 22(4): 197–199. doi: [10.1109/LMWC.2012.2187883](https://doi.org/10.1109/LMWC.2012.2187883).
- [35] YEH H C, CHIONG C C, ALOUI S, *et al.* Analysis and design of millimeter-wave low-voltage CMOS cascode LNA with magnetic coupled technique[J]. *IEEE transactions on Microwave Theory and Techniques*, 2012, 60(12): 4066–4079. doi: [10.1109/TMTT.2012.2224365](https://doi.org/10.1109/TMTT.2012.2224365).
- [36] YU Yiming, LIU Huihua, WU Yunqiu, *et al.* A 54.4–90 GHz low-noise amplifier in 65-nm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(11): 2892–2904. doi: [10.1109/JSSC.2017.2727040](https://doi.org/10.1109/JSSC.2017.2727040).
- [37] FENG Guangyin, BOON C C, MENG Fanyi, *et al.* Pole-converging intrastage bandwidth extension technique for wideband amplifiers[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(3): 769–780. doi: [10.1109/JSSC.2016.2641459](https://doi.org/10.1109/JSSC.2016.2641459).
- [38] KONG S, LEE H D, JANG S, *et al.* A 28-GHz CMOS LNA with stability-enhanced gm-boosting technique using transformers[C]. 2019 IEEE Radio Frequency Integrated Circuits Symposium, Boston, USA, 2019: 7–10.
- [39] GAO Li, MA Qian, and REBEIZ G M. A 4.7 mW W-band LNA with 4.2 dB NF and 12 dB gain using drain to gate feedback in 45 nm CMOS RFSOI technology[C]. 2018 IEEE Radio Frequency Integrated Circuits Symposium, Philadelphia, USA, 2018: 280–283.
- [40] AOKI I, KEE S D, RUTLEDGE D B, *et al.* Fully integrated CMOS power amplifier design using the distributed active-transformer architecture[J]. *IEEE Journal of Solid-State Circuits*, 2002, 37(3): 371–383. doi: [10.1109/4.987090](https://doi.org/10.1109/4.987090).
- [41] BASSI M, ZHAO Junlei, BEVILACQUA A, *et al.* A 40–67 GHz power amplifier with 13 dBm P_{SAT} and 16% PAE in 28 nm CMOS LP[J]. *IEEE Journal of Solid-State Circuits*, 2015, 50(7): 1618–1628. doi: [10.1109/JSSC.2015.2409295](https://doi.org/10.1109/JSSC.2015.2409295).
- [42] YE Wanxin, MA Kaixue, YEO K S, *et al.* A 65 nm CMOS power amplifier with peak PAE above 18.9% from 57 to 66 GHz using synthesized transformer-based matching network[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2015, 62(10): 2533–2543. doi: [10.1109/TCSI.2015.2476315](https://doi.org/10.1109/TCSI.2015.2476315).
- [43] BHAGAVATULA V, ZHANG Tong, SUVARNA A R, *et al.* An ultra-wideband IF millimeter-wave receiver with a 20 GHz channel bandwidth using gain-equalized transformers[J]. *IEEE Journal of Solid-State Circuits*, 2016, 51(2): 323–331. doi: [10.1109/JSSC.2015.2504411](https://doi.org/10.1109/JSSC.2015.2504411).
- [44] VIGILANTE M and REYNAERT P. On the design of wideband transformer-based fourth order matching networks for E-band receivers in 28-nm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(8): 2071–2082. doi: [10.1109/JSSC.2017.2690864](https://doi.org/10.1109/JSSC.2017.2690864).
- [45] JIA Haikun, PRAWOTO C C, CHI Baoyong, *et al.* A full Ka-band power amplifier with 32.9% PAE and 15.3-dBm power in 65-nm CMOS[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2018, 65(9): 2657–2668. doi: [10.1109/TCSI.2018.2799983](https://doi.org/10.1109/TCSI.2018.2799983).
- [46] HU Song, WANG Fei, and WANG Hua. A 28-/37-/39-GHz linear Doherty power amplifier in silicon for 5G applications[J]. *IEEE Journal of Solid-State Circuits*, 2019, 54(6): 1586–1599. doi: [10.1109/JSSC.2019.2902307](https://doi.org/10.1109/JSSC.2019.2902307).
- [47] LI T W, HUANG Minyu, and WANG Hua. Millimeter-wave continuous-mode power amplifier for 5G MIMO applications[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2019, 67(7): 3088–3098. doi: [10.1109/TMTT.2019.2906592](https://doi.org/10.1109/TMTT.2019.2906592).
- [48] MONDAL S and PARAMESH J. A reconfigurable 28-/37-GHz MMSE-adaptive hybrid-beamforming receiver for carrier aggregation and multi-standard MIMO communication[J]. *IEEE Journal of Solid-State Circuits*, 2019, 54(5): 1391–1406. doi: [10.1109/JSSC.2018.2888844](https://doi.org/10.1109/JSSC.2018.2888844).
- [49] SINGH R, MONDAL S, and PARAMESH J. A millimeter-wave receiver using a wideband low-noise amplifier with one-port coupled resonator loads[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2020, 68(9): 3794–3803. doi: [10.1109/TMTT.2020.2985676](https://doi.org/10.1109/TMTT.2020.2985676).
- [50] HUANG Minyu, CHI Taiyun, LI Sensen, *et al.* A 24.5–43.5-

- GHz ultra-compact CMOS receiver front end with calibration-free instantaneous full-band image rejection for multiband 5G massive MIMO[J]. *IEEE Journal of Solid-State Circuits*, 2020, 55(5): 1177–1186. doi: [10.1109/JSSC.2019.2959495](https://doi.org/10.1109/JSSC.2019.2959495).
- [51] FRITSCHÉ D, WOLF R, and ELLINGER F. Analysis and design of a stacked power amplifier with very high bandwidth[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2012, 60(10): 3223–3231. doi: [10.1109/TMTT.2012.2209439](https://doi.org/10.1109/TMTT.2012.2209439).
- [52] DATTA K and HASHEMI H. High-breakdown, high- f_{\max} multiport stacked-transistor topologies for the W-band power amplifiers[J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(5): 1305–1319. doi: [10.1109/JSSC.2016.2641464](https://doi.org/10.1109/JSSC.2016.2641464).
- [53] WU Chenwei, LIN Y H, HSIAO Y H, *et al.* Design of a 60-GHz high-output power stacked-FET power amplifier using transformer-based voltage-type power combining in 65-nm CMOS[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2018, 66(10): 4595–4607. doi: [10.1109/TMTT.2018.2859980](https://doi.org/10.1109/TMTT.2018.2859980).
- [54] DABAG H T, HANAFI B, GOLCUK F, *et al.* Analysis and design of stacked-FET millimeter-wave power amplifiers[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2013, 61(4): 1543–1556. doi: [10.1109/TMTT.2013.2247698](https://doi.org/10.1109/TMTT.2013.2247698).
- [55] JAYAMON J A, BUCKWALTER J F, and ASBECK P M. Multigate-cell stacked FET design for millimeter-wave CMOS power amplifiers[J]. *IEEE Journal of Solid-State Circuits*, 2016, 51(9): 2027–2039. doi: [10.1109/JSSC.2016.2592686](https://doi.org/10.1109/JSSC.2016.2592686).
- [56] WANG Weibo, GUO Fangjin, CHEN Tangsheng, *et al.* A W-band power amplifier with distributed common-source GaN HEMT and 4-way Wilkinson-Lange combiner achieving 6W output power and 18% PAE at 95 GHz[C]. 2020 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2020: 376–378.
- [57] LAW C Y and PHAM A V. A high-gain 60 GHz power amplifier with 20 dBm output power in 90 nm CMOS[C]. 2010 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2010: 426–427.
- [58] TAI Wei, CARLEY L R, and RICKETTS D S. A 0.7W fully integrated 42 GHz power amplifier with 10% PAE in 0.13 μm SiGe BiCMOS[C]. 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers, San Francisco, USA, 2013: 142–143.
- [59] ZHAO Dixian and REYNAERT P. A 60-GHz dual-mode class AB power amplifier in 40-nm CMOS[J]. *IEEE Journal of Solid-State Circuits*, 2013, 48(10): 2323–2337. doi: [10.1109/JSSC.2013.2275662](https://doi.org/10.1109/JSSC.2013.2275662).
- [60] LIN H C and REBEIZ G M. A 70–80-GHz SiGe amplifier with peak output power of 27.3 dBm[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2016, 64(7): 2039–2049. doi: [10.1109/TMTT.2016.2574863](https://doi.org/10.1109/TMTT.2016.2574863).
- [61] NGUYEN H T, JUNG D, and WANG Hua. A 60 GHz CMOS power amplifier with cascaded asymmetric distributed-active-transformer achieving watt-level peak output power with 20.8% PAE and supporting 2Gsym/s 64-QAM modulation[C]. 2019 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2019: 90–92.
- [62] ZHAO Dixian and REYNAERT P. 14.1 A 0.9 V 20.9 dBm 22.3%-PAE E-band power amplifier with broadband parallel-series power combiner in 40 nm CMOS[C]. 2014 IEEE International Solid-State Circuits Conference, San Francisco, USA, 2014: 248–249.
- [63] DASGUPTA K, DANESHGAR S, THAKKAR C, *et al.* A 26 dBm 39 GHz power amplifier with 26.6% PAE for 5G applications in 28 nm bulk CMOS[C]. 2019 IEEE Radio Frequency Integrated Circuits Symposium, Boston, USA, 2019: 235–238.
- [64] MENG Fanyi, MA Kaixue, YEO K S, *et al.* A 57-to-64-GHz 0.094-mm² 5-bit passive phase shifter in 65-nm CMOS[J]. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, 2016, 24(5): 1917–1925. doi: [10.1109/TVLSI.2015.2469158](https://doi.org/10.1109/TVLSI.2015.2469158).
- [65] TSAI J H, TUNG Y L, and LIN Yuhui. A 27–42-GHz low phase error 5-bit passive phase shifter in 65-nm CMOS technology[J]. *IEEE Microwave and Wireless Components Letters*, 2020, 30(9): 900–903. doi: [10.1109/LMWC.2020.3012459](https://doi.org/10.1109/LMWC.2020.3012459).
- [66] MENG Fanyi, MA Kaixue, YEO K S, *et al.* Miniaturized 3-bit phase shifter for 60 GHz phased-array in 65 nm CMOS technology[J]. *IEEE microwave and Wireless Components Letters*, 2013, 24(1): 50–52. doi: [10.1109/LMWC.2013.2288266](https://doi.org/10.1109/LMWC.2013.2288266).
- [67] QUAN Xing, YI Xiang, BOON C C, *et al.* A 52–57 GHz 6-bit phase shifter with hybrid of passive and active structures[J]. *IEEE Microwave and Wireless Components Letters*, 2018, 28(3): 236–238. doi: [10.1109/LMWC.2018.2802706](https://doi.org/10.1109/LMWC.2018.2802706).
- [68] LI T W and WANG Hua. A millimeter-wave fully integrated passive reflection-type phase shifter with transformer-based multi-resonance loads for 360° phase shifting[J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2018, 65(4): 1406–1419. doi: [10.1109/TCSI.2017.2748078](https://doi.org/10.1109/TCSI.2017.2748078).
- [69] GU Peng and ZHAO Dixian. Geometric analysis and systematic design of a reflective-type phase shifter with full 360° phase shift range and minimal loss variation[J]. *IEEE Transactions on Microwave Theory and Techniques*, 2019,

- 67(10): 4156–4166. doi: [10.1109/TMTT.2019.2933213](https://doi.org/10.1109/TMTT.2019.2933213).
- [70] LI Yongjie, DUAN Zongming, LÜ Wei, *et al.* A 32-40 GHz 7-bit CMOS phase shifter with 0.38 dB/1.6° RMS magnitude/phase errors for phased array systems[C]. 2020 IEEE Radio Frequency Integrated Circuits Symposium, Los Angeles, USA, 2020: 319–322.
- [71] KOH K J and REBEIZ G M. 0.13- μm CMOS phase shifters for X-, Ku-, and K-band phased arrays[J]. *IEEE Journal of Solid-State Circuits*, 2007, 42(11): 2535–2546. doi: [10.1109/JSSC.2007.907225](https://doi.org/10.1109/JSSC.2007.907225).
- [72] ZHU Wei, LÜ Wei, LIAO Bingbing, *et al.* A 21 to 30-GHz merged digital-controlled high resolution phase shifter-programmable gain amplifier with orthogonal phase and gain control for 5-G phase array application[C]. 2019 IEEE Radio Frequency Integrated Circuits Symposium, Boston, USA, 2019: 67–70.
- [73] YANG Bingzheng, QIAN H J, ZHOU Jie, *et al.* A 90- 98 GHz 2×2 phased-array transmitter with high resolution phase control and digital gain compensation[C]. 2019 IEEE MTT-S International Microwave Symposium, Boston, USA, 2019: 642–645.
- 刘 兵: 男, 1991年生, 博士生, 研究方向为射频、毫米波集成电路设计.
- 李旭光: 男, 1990年生, 博士生, 研究方向为射频、毫米波集成电路设计.
- 傅海鹏: 男, 1985年生, 副教授, 研究方向为射频、毫米波集成电路设计、太赫兹探测器、晶体管可靠性建模.
- 马凯学: 男, 1973年生, 教授, 研究方向为射频、毫米波集成电路设计.

责任编辑: 马秀强