

大位宽情况下的回滚式循环冗余校验算法

罗宇^{*①} 郭家松^②

^①(北京交通大学经济管理学院 北京 100044)

^②(北京交通大学离退休干部处 北京 100044)

摘要: 为解决大位宽变长数据包情况下包尾数据的循环冗余校验(CRC)32算法处理存在的臃肿低效问题, 将循环冗余校验算法变换为矩阵线性运算, 利用逆矩阵反向回滚运算, 得到正确的CRC运算结果; 并在FPGA上进行了实验验证。结果表明: 回滚运算的算法可行, 并且实现简单, 资源占用少。在512 bit位宽的情况下, 回滚算法使得资源占用降低到了传统算法的15%; 综合耗时降低到了传统算法的30%, 布局/布线的耗时降低到了传统算法的40%。

关键词: 循环冗余校验; FPGA; 矩阵线性运算; 回滚

中图分类号: TN919

文献标识码: A

文章编号: 1009-5896(2021)04-1057-07

DOI: 10.11999/JEIT200141

Rollback Cyclic Redundancy Check Algorithm in High Bit-width

LUO Yu^① GUO Jiasong^②

^①(School of Economics and Management; Beijing Jiaotong University, Beijing 100044, China)

^②(Department of Retirement, Beijing Jiaotong University, Beijing 100044, China)

Abstract: In order to overcome the complicated implementation to process tail data in high bit-width Cyclic Redundancy Check(CRC) calculation for variable length packet, linear matrix computation is used to investigate CRC inverse calculation. And a rollback algorithm is introduced to simplify the regular algorithm. Then the experiment is conducted to implement the rollback algorithm in Altera FPGA device. The results show that rollback algorithm utilizes fewer resource and is more easily to implement. In 512 bit data width variable length CRC calculation implement in FPGA, the resource utilization is decreased to 15% of regular algorithm by applying rollback algorithm. Synthesis time is decreased to 30%, and Place&Route time is decreased to 40%. It is concluded that the new rollback algorithm has great advantage.

Key words: Cyclic Redundancy Check(CRC); FPGA; Matrix linear computation; Rollback

1 概述

循环冗余校验(Cyclic Redundancy Check, CRC)易于实现, 且具有较优的误码检错能力和抗干扰性能被广泛应用于高速网络的差错控制中^[1], 以太网, ATM, PCIe, PON和OTN等数据通信协议中都使用了CRC算法。CRC还可以和其它编码技术结合, 例如LDPC码与Polar码, 形成新的编码技术^[2]。CRC校验需要对每个报文的全部内容进行数据校验, 运算频繁, 为了不影响吞吐量和转发速度, 一般都是采用硬件算法实现^[3]。通常采用异或门逻辑算法^[4], 或者查表算法^[5]。

随着数据通信带宽的不断提升, 受器件工作频率的限制, 器件内部的数据位宽也越来越宽, 以以太网硬件为例, 早期千兆以太网的时候, 理论带宽

只有1000 Mbps, 如果主频是125 MHz的话, 数据位宽只要8 bit就够了(1000/125=8)。而现在100 Gbit以太网已经普及, 在这种情况下, 即使工作频率提升到400 MHz, 数据位宽也需要增加到256 bit, 才可以达到百G以太网的理论带宽。

CRC算法也从串行实现变成了并行实现, CRC校验算法可以通过递推的方法从串行形式推导出并行形式^[6]。

查表法CRC虽然可以比较简单地提高运算性能^[7], 但是需要占用存储单元, 占用空间随着位宽加大指数上升, 因此需要用逻辑门算法。

随着输入位宽的不断提升, CRC并行运算的要求也越来越高。对于并行逻辑门CRC的算法, 在文献^[8,9]中, 给出了多种实现方案。并行数据位宽加大的情况下, 也带来了逻辑门级数增多, 延时加大, 限制工作频率的问题, 不过可以通过加流水线(pipeline)优化的方式^[10]或分段运算-拼接^[11]来解决。

但是在位宽并行输入的情况下,又引入了一个问题:那就是报文尾计算的问题。

问题的引出是这样的:数据报文的长度都是整数字节的,但是报文长度的总字节数是不固定的。在8 bit数据位宽时,因为报文长度是整数字节,所以每次CRC计算的输入数据长度是固定的8 bit;但是在更大位宽情况下,报文的最后一拍有效数据位数是不定的,存在末尾的某些字节无效的情况,这也就导致做CRC运算时最后一拍的输入数据位宽是不定的。

以32 bit(4 Byte)的位宽为例,如图1所示,一个长度为18 Byte的报文,需要传输5个时钟周期。前4个周期里,每周期有4 Byte有效数据,最后一周期,只有2 Byte有效数据。




图1 报文尾有无效字节

CRC算法需要对整个报文做校验,所以前4个周期里,每个周期计算4 Byte,最后一周期,只计算2 Byte,而末尾的2 Byte无效字节是不被计算的。因此最后一周期,CRC算法模块输入数据位数和前4周期是不一样的。随着报文长度的变化,最后一周期的输入位宽有4种可能(1~3 Byte)。

文献[12]提供了一种可变数据位宽的CRC运算方法,可以灵活的处理不同输入数据位宽的CRC运算。但是此种变位宽CRC运算是串行的,一个时钟周期只能处理1 bit,而我们要求的处理速度是在一个时钟周期内处理完数据位宽的所有bit。

此算法性能远远不能满足要求。

为应对上述情况,在常规的设计实现中,需要放置多个不同CRC算法模块,对应不同字节的输入位宽,然后根据最后一周期的实际有效数据个数,选择相应模块的输出作为最终的CRC校验值^[13,14]。很多设计都采用了这种方法来解决尾部数据变长的问题,例如文献[13]和文献[14],其CRC部分实现如图2,图中的数据位宽是64 bit(8 Byte),是个标准的常规设计。

这样的传统实现方式消耗资源较多,在位宽不很大的情况下(如4 Byte, 8 Byte)还可以接受,但是在更大数据位宽情况下,如32 Byte及以上,会消耗大量的逻辑资源,处理带宽越高,数据位宽也就越宽,这样的资源消耗也就越严重。

文献[15,16]中提供了一种级联结构的实现方式,可以在10 Gbit以太网情况下比较经济地完成CRC校验功能,但是在更大位宽的100 Gbit以太网中,依然存在级联级数多,时延不均衡的问题。

2 CRC回滚计算的思路

因为传统实现方案的缺陷,可以以一种新的算法来代替原有的算法。

2.1 数据回滚

CRC运算是通过输入数据和上一次的CRC结果数据做异或运算得到的,是一种线性运算,可以用矩阵的方式来表示^[11],例如一个输入数据位宽为8 bit(1 Byte)的CRC32运算模块,输入变量有2个:8 bit输入数据 D ,32 bit的上一次运算值 $CRC32_{-1}$;输出变量有1个:32 bit输出值 $CRC32$,这些变量都以向量的方式表示: $CRC32 = [c_{31} \ c_{30} \ \dots \ c_1 \ c_0]$, $D = [d_7 \ d_6 \ \dots \ d_1 \ d_0]$, $CRC32_{-1} = [cl_{31} \ cl_{30} \ \dots \ cl_1 \ cl_0]$ 。

则可以表示为运算式

$$\begin{aligned}
 & [c_{31} \ c_{30} \ \dots \ c_1 \ c_0] \\
 & = [d_7 \ \dots \ d_0 \ cl_{31} \ \dots \ cl_0] \\
 & \cdot \begin{bmatrix} a_{31,39} & a_{30,39} & \dots & a_{0,39} \\ a_{31,38} & a_{30,38} & \dots & a_{0,38} \\ \dots & \dots & \dots & \dots \\ a_{31,0} & a_{30,0} & \dots & a_{0,0} \end{bmatrix} \quad (1)
 \end{aligned}$$




图2 传统实现

式(1)简化写做

$$\mathbf{CRC32} = [\mathbf{D} \quad \mathbf{CRC32}_{-1}] \cdot \mathbf{A} \quad (2)$$

\mathbf{A} 是一个40行32列的矩阵,是CRC算法的生成矩阵,是一个常数矩阵。

对于一个 M Byte输入数据位宽的CRC运算模块,在最后一周期的CRC运算中,如果 M Byte中的最后 n Byte是无效数据,而我们依然把所有数据都输入给CRC算法模块,那么计算的结果肯定是错的。这个错误的CRC32值(记作**CRC32E**),是正确的CRC32值(记作**CRC32C**)在多计算了末尾的 n 个无效数据字节后得到的。如果通过某种运算,把这 n 个无效数据字节逆运算回去,就能得到正确的**CRC32C**值。因为CRC运算是矩阵运算,我们首先想到的逆运算方法就是逆矩阵。但是式(2)中的运算矩阵 \mathbf{A} 不是方阵,不存在逆矩阵。不过如果在计算**CRC32E**时,令末尾的无效数据字节 \mathbf{D} 为全0(这在设计中很容易实现): $\mathbf{D}=[0 \ 0 \ \dots \ 0 \ 0]$ 。将其代入式(1)后,式(1)可以变为

$$\begin{aligned} & [c_{31} \ c_{30} \ \dots \ c_1 \ c_0] \\ & = [0 \ \dots \ 0 \ c_{31} \ \dots \ c_0] \\ & \cdot \begin{bmatrix} a_{31,39} & a_{30,39} & \dots & a_{0,39} \\ a_{31,38} & a_{30,38} & \dots & a_{0,38} \\ \dots & \dots & \dots & \dots \\ a_{31,0} & a_{30,0} & \dots & a_{0,0} \end{bmatrix} \\ & = [c_{31} \ c_{30} \ \dots \ c_1 \ c_0] \\ & \cdot \begin{bmatrix} a_{31,31} & a_{30,31} & \dots & a_{0,31} \\ a_{31,30} & a_{30,30} & \dots & a_{0,30} \\ \dots & \dots & \dots & \dots \\ a_{31,0} & a_{30,0} & \dots & a_{0,0} \end{bmatrix} \quad (3) \end{aligned}$$

式(3)可简化写做

$$\mathbf{CRC32} = \mathbf{CRC32}_{-1} \cdot \mathbf{A1} \quad (4)$$

式(4)中 $\mathbf{A1}$ 是一个32行32列的方阵,可能存在逆矩阵。

此时,对于上述包含 n 个末尾无效字节(已令其为全0)数据的CRC运算,可以表示为

$$\begin{aligned} \mathbf{CRC32E} \\ = \mathbf{CRC32C} \cdot \mathbf{A1} \cdot \mathbf{A1} \cdot \dots \cdot \mathbf{A1} \quad (5) \end{aligned}$$

式(5)中,矩阵 $\mathbf{A1}$ 的数量为 n 个。

这样的话,就可以通过逆矩阵反运算得到正确的**CRC32C**: $\mathbf{CRC32E} \cdot \mathbf{A1}^{-1} \cdot \mathbf{A1}^{-1} \cdot \dots \cdot \mathbf{A1}^{-1} = (\mathbf{CRC32C} \cdot \mathbf{A1} \cdot \mathbf{A1} \cdot \dots \cdot \mathbf{A1}) \cdot \mathbf{A1}^{-1} \cdot \mathbf{A1}^{-1} \cdot \dots \cdot \mathbf{A1}^{-1} = \mathbf{CRC32C}$

2.2 二进制运算的矩阵求逆

CRC算法中,采用的都是二进制的布尔运算,算法中都是线性运算,即只涉及到加法和乘法,但布尔运算和普通的数学运算有一些不同:

数据:只有0和1两个值;

加法: $0+0=0, 0+1=1, 1+0=1, 1+1=0$;

乘法: $0 \times 0=0, 0 \times 1=0, 1 \times 0=0, 1 \times 1=1$ 。

可以看出,只有布尔运算的加法和普通的数学运算不同,只要做一些小调整,就可以使用常规的方法完成布尔矩阵的运算。算得的结果中,只需要把结果进行二值化处理,即:奇数都变成1,偶数都变成0就行了。

为了避免繁琐枯燥而易错的手工矩阵运算,在这里,我们采用的开源的数学工具Maxima进行矩阵运算。

要计算8 bit的全0数据输入的运算矩阵 $\mathbf{A1}$,首先构造1 bit的0数据输入运算矩阵 \mathbf{Ab} : $\mathbf{CRC32} = \mathbf{CRC32}_{-1} \cdot \mathbf{Ab} \cdot \mathbf{CRC32}$ 的生成多项式为: $G(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^8 + x^7 + x^5 + x^4 + x^2 + x + 1$ ^[10];可以写成0x104C11DB7。把0x104C11DB7转换成二进制构成矩阵的第1行;然后把元素(2, 1), (3, 2), (4, 3), (5, 6), ..., (32, 31)置为1,形成一条斜线;其它元素为全0^[17]。得到矩阵 \mathbf{Ab} ,如图3所示。

1 bit的运算矩阵 \mathbf{Ab} 乘8次方即得到8 bit的运算矩阵 $\mathbf{A1}$ 。通过Maxima工具,对矩阵 \mathbf{Ab} 点乘8次后(矩阵乘8次方在Maxima中的运算符为 \wedge^8),再经过二值化处理,得到图4的运算矩阵: $\mathbf{A1} = \mathbf{Ab} \wedge^8$ 。

最后,对 $\mathbf{A1}$ 矩阵求逆(矩阵求逆在Maxima中的运算符为 \wedge^{-1}),再经过二值化处理后,得到图5的逆运算矩阵: $\mathbf{A1}^{-1} = \mathbf{A1} \wedge^{-1}$ 。

至此,我们得到了8 bit的全0数据输入时的反运算矩阵。

然后根据反运算矩阵来实现回滚模块:

对回滚模块输出值CRC_rb(“rb”为rollback的简写)的每个bit,只要看矩阵 $\mathbf{A1}^{-1}$ 对应的列(最左列对应bit31,最右列对应bit0)里哪些行不为0,将回滚模块输入CRC的对应bit(最上行对应bit31,最下行对应bit0)加到异或运算中即可。

用Verilog HDL代码表示为 $\text{crc_rb}[31] = \text{crc}[7] \wedge \text{crc}[6] \wedge \text{crc}[4] \wedge \text{crc}[2] \wedge \text{crc}[0]; \text{crc_rb}[30] = \text{crc}[6] \wedge \text{crc}[5] \wedge \text{crc}[3] \wedge \text{crc}[1]; \dots \text{crc_rb}[0] = \text{crc}[8] \wedge \text{crc}[7] \wedge \text{crc}[5] \wedge \text{crc}[3] \wedge \text{crc}[1]$ 。

3 CRC算法的硬件实现

有了回滚运算逻辑模块,CRC运算硬件实现就比较简单了,逻辑框图如图6。

把末尾的无效输入字节都强制设置成0,这在设计上很容易实现。一般采用与门掩码处理的逻辑结构。




图7 传统实现方式




图8 回滚实现方式

的CRC32运算模块为实验对象，用完全相同的硬件/软件开发平台，在完全相同的FPGA器件上，实验传统算法和回滚算法两种不同的实现方式。

实验环境如表1所列。

对比两种算法下，资源占用情况和软件运行时间。得到的结果如下：

逻辑资源占用量，在Altera工具中以ALM (Adaptive Logic Module)数量为计量；逻辑综合耗时和布线耗时以秒为单位，两种算法的对比数据如表2所示。

可以看出，逻辑资源占用方面，回滚算法比传统算法节约了85%的ALM占用数量；在综合耗时和布局布线耗时方面，回滚算法比传统算法节约了60%~70%的时间，优势非常显著。

6 结论

针对传统的变位宽CRC算法中存在的不足，本文打破常规，从逆向思维的角度出发，通过逆运算的方式，从可控的错误数据中逆推出正确的数据。并利用矩阵运算的数学工具推导和实现了算法。

逆运算的CRC算法，也就是本文中说的回滚运算，在大数据位宽输入情况下，可以解决传统算法的臃肿低效问题。回滚算法在FPGA上通过了实验验证，实验不仅证明了回滚算法完全可行，而且

表1 实验环境

项目	规格	备注
器件厂家/型号	Altera/ 5CEFA7U19C7	Cyclone-V系列
开发软件	Quartus II 13.1 (64-bit)	V13.1
开发平台	便携PC机	-
操作系统	Win10	-
CPU	Core-8250U	4核
主频	1.6 GHz	-
内存	8 GB	DDR4

表2 传统算法与回滚算法对比

项目	传统算法	回滚算法
资源占用(ALM)	31793	4427
综合耗时(s)	750	201
布局布线耗时(s)	188	72

可以显著地节约资源，降低复杂度。在512 bit位宽的情况下，回滚算法和传统算法相比，可以节约85%左右的ALM逻辑资源；节约70%的综合时间；节约60%的布局布线时间。体现出了巨大的优势。

参考文献

- [1] 王新梅, 肖国镇. 纠错码: 原理与方法[M]. 西安: 西安电子科技大学出版社, 1991.
WANG Xinmei and XIAO Guozhen. Error Correcting Code: Principle and Method[M]. Xi'an: Xidian University Publisher, 1991.
- [2] 王琼, 罗亚洁, 李思航. 基于分段循环冗余校验的极化码自适应连续取消列表译码算法[J]. 电子与信息学报, 2019, 41(7): 1572-1578. doi: 10.11999/JEIT180716.
WANG Qiong, LUO Yajie, and LI Sifang. Polar adaptive successive cancellation list decoding based on segmentation cyclic redundancy check[J]. *Journal of Electronics & Information Technology*, 2019, 41(7): 1572-1578. doi: 10.11999/JEIT180716.
- [3] 刘璐, 武明亮, 何俊强. 基于循环冗余校验码的差错控制分析与实现[J]. 成都大学学报: 自然科学版, 2011, 30(1): 82-85. doi: 10.3969/j.issn.1004-5422.2011.01.024.
LIU Lu, WU Mingliang, and HE Junqiang. Implementation of error control based on cyclic redundancy check[J]. *Journal of Chengdu University: Natural Science Edition*, 2011, 30(1): 82-85. doi: 10.3969/j.issn.1004-5422.2011.01.024.
- [4] 肖艳艳, 何晓雄. 基于FPGA的CRC算法的串行和并行实现[J]. 合肥工业大学学报: 自然科学版, 2016, 39(10): 1362-1366. doi: 10.3969/j.issn.1003-5060.2016.10.013.
XIAO Yanyan and HE Xiaoxiong. Serial and parallel implementation of CRC algorithm based on FPGA[J].

- Journal of Hefei University of Technology: Natural Science*, 2016, 39(10): 1362–1366. doi: [10.3969/j.issn.1003-5060.2016.10.013](https://doi.org/10.3969/j.issn.1003-5060.2016.10.013).
- [5] 夏忠海, 任勇峰, 贾兴中, 等. 基于FPGA的CRC查表法设计及优化[J]. 电测与仪表, 2017, 54(3): 54–59, 88. doi: [10.3969/j.issn.1001-1390.2017.03.010](https://doi.org/10.3969/j.issn.1001-1390.2017.03.010).
- XIA Zhonghai, REN Yongfeng, JIA Xingzhong, *et al.* Design and optimization of CRC look-up table method based on the FPGA[J]. *Electrical Measurement & Instrumentation*, 2017, 54(3): 54–59, 88. doi: [10.3969/j.issn.1001-1390.2017.03.010](https://doi.org/10.3969/j.issn.1001-1390.2017.03.010).
- [6] 左飞飞, 杜英森, 刘剑霏. 基于递推法的CRC-32校验码并行改进算法[J]. 探测与控制学报, 2019, 41(1): 97–101.
- ZUO Feifei, DU Yingsen, and LIU Jianfei. Improved parallel algorithm for CRC-32 check code based on recursive method[J]. *Journal of Detection & Control*, 2019, 41(1): 97–101.
- [7] DONG Xiguang and He Yongqiang. CRC algorithm for embedded system based on table lookup method[J]. *Microprocessors and Microsystems*, 2020, 74: 103049. doi: [10.1016/j.micpro.2020.103049](https://doi.org/10.1016/j.micpro.2020.103049).
- [8] DUBROVA E and MANSOURI S S. A BDD-based approach to constructing LFSRs for parallel CRC encoding[C]. 2012 IEEE 42nd International Symposium on Multiple-valued Logic, Victoria, Canada, 2012: 128–133. doi: [10.1109/ISMVL.2012.20](https://doi.org/10.1109/ISMVL.2012.20).
- [9] 徐展琦, 裴昌幸, 董淮南. 一种通用多通道并行CRC计算及其实现[J]. 南京邮电大学学报: 自然科学版, 2008, 28(2): 53–57.
- XU Zhanqi, PEI Changxing, and Dong Huainan. Generalized CRC computation algorithm with multiple channels and its implementation[J]. *Journal of Nanjing University of Posts and Telecommunications: Natural Science*, 2008, 28(2): 53–57.
- [10] QAQOS N N. Optimized FPGA implementation of the CRC using parallel pipelining architecture[C]. 2019 International Conference on Advanced Science and Engineering, Zakho - Duhok, Iraq, 2019: 46–51. doi: [10.1109/ICOASE.2019.8723800](https://doi.org/10.1109/ICOASE.2019.8723800).
- [11] WU Chuxiong and SHI Haifeng. Design and implementation of parallel CRC algorithm for fibre channel on FPGA[J]. *The Journal of Engineering*, 2019(21): 7827–7830. doi: [10.1049/joe.2019.0727](https://doi.org/10.1049/joe.2019.0727).
- [12] 朱正鹏, 朱旭锋, 李宾, 等. 一种位宽可变的CRC校验算法及硬件实现[J]. 航天控制, 2019, 37(2): 42–48.
- ZHU Zhengpeng, ZHU Xufeng, LI Bin, *et al.* Data width variable CRC verification algorithm and hardware implementation[J]. *Aerospace Control*, 2019, 37(2): 42–48.
- [13] 张友亮, 刘志军, 马成海, 等. 万兆以太网MAC层控制器的FPGA设计与实现[J]. 计算机工程与应用, 2012, 48(6): 77–79. doi: [10.3778/j.issn.1002-8331.2012.06.023](https://doi.org/10.3778/j.issn.1002-8331.2012.06.023).
- ZHANG Youliang, LIU Zhijun, MA Chenghai, *et al.* Design and implementation of 10-Gigabit Ethernet MAC controller based on FPGA[J]. *Computer Engineering and Applications*, 2012, 48(6): 77–79. doi: [10.3778/j.issn.1002-8331.2012.06.023](https://doi.org/10.3778/j.issn.1002-8331.2012.06.023).
- [14] 孔德伟, 袁国顺, 刘小强. 基于FPGA的万兆以太网链路的设计与实现[J]. 微电子学与计算机, 2019, 36(12): 21–25. doi: [10.19304/j.cnki.issn1000-7180.2019.12.005](https://doi.org/10.19304/j.cnki.issn1000-7180.2019.12.005).
- KONG Dewei, YUAN Guoshun, and LIU Xiaoqiang. The design and implementation of 10 Gigabit Ethernet link based on FPGA[J]. *Microelectronics & Computer*, 2019, 36(12): 21–25. doi: [10.19304/j.cnki.issn1000-7180.2019.12.005](https://doi.org/10.19304/j.cnki.issn1000-7180.2019.12.005).
- [15] LI Bin, HUANG Zhiping, SHAO Jingsu, *et al.* Implementation of CRC in 10-Gigabit Ethernet Based on FPGA[J]. *Applied Mechanics and Materials*, 2014, 599–601: 1548–1552. doi: [10.4028/www.scientific.net/AMM.599-601.1548](https://doi.org/10.4028/www.scientific.net/AMM.599-601.1548).
- [16] 袁征, 冶晓隆, 郭超. 基于FPGA的10G以太网并行CRC设计[J]. 计算机工程与设计, 2014, 35(5): 1510–1515. doi: [10.3969/j.issn.1000-7024.2014.05.003](https://doi.org/10.3969/j.issn.1000-7024.2014.05.003).
- YUAN Zheng, YE Xiaolong, and GUO Chao. Implementation of parallel CRC for 10 gigabit Ethernet based on FPGA[J]. *Computer Engineering and Design*, 2014, 35(5): 1510–1515. doi: [10.3969/j.issn.1000-7024.2014.05.003](https://doi.org/10.3969/j.issn.1000-7024.2014.05.003).
- [17] 陈容, 陈岚, HAIDER W A. 基于公式递推法的可变计算位宽的循环冗余校验设计与实现[J]. 电子与信息学报, 2020, 42(5): 1261–1267. doi: [10.11999/JEIT190503](https://doi.org/10.11999/JEIT190503).
- CHEN Rong, CHEN Lan, and HAIDER W A. Design and implementation of cyclic redundancy check with variable computing width based on formula recursive algorithm[J]. *Journal of Electronics & Information Technology*, 2020, 42(5): 1261–1267. doi: [10.11999/JEIT190503](https://doi.org/10.11999/JEIT190503).

罗宇: 女, 1979年生, 工程师, 研究方向为数据通信、教育信息化。

郭家松: 男, 1974年生, 助理研究员, 研究方向为通信技术、老龄心理及老年工作信息化。

责任编辑: 余蓉