高级搜索

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于FPGA的稀疏网络关键节点计算的硬件加速方法研究

史圣卿 陈凯 汪玉 罗嵘

史圣卿, 陈凯, 汪玉, 罗嵘. 基于FPGA的稀疏网络关键节点计算的硬件加速方法研究[J]. 电子与信息学报, 2011, 33(10): 2536-2540. doi: 10.3724/SP.J.1146.2011.00363
引用本文: 史圣卿, 陈凯, 汪玉, 罗嵘. 基于FPGA的稀疏网络关键节点计算的硬件加速方法研究[J]. 电子与信息学报, 2011, 33(10): 2536-2540. doi: 10.3724/SP.J.1146.2011.00363
Shi Sheng-Qing, Chen Kai, Wang Yu, Luo Rong. Node Importance Analysis in Complex Networks Based on Hardware Computing[J]. Journal of Electronics & Information Technology, 2011, 33(10): 2536-2540. doi: 10.3724/SP.J.1146.2011.00363
Citation: Shi Sheng-Qing, Chen Kai, Wang Yu, Luo Rong. Node Importance Analysis in Complex Networks Based on Hardware Computing[J]. Journal of Electronics & Information Technology, 2011, 33(10): 2536-2540. doi: 10.3724/SP.J.1146.2011.00363

基于FPGA的稀疏网络关键节点计算的硬件加速方法研究

doi: 10.3724/SP.J.1146.2011.00363

Node Importance Analysis in Complex Networks Based on Hardware Computing

  • 摘要: 随着互联网、生物医学及社交网络等复杂网络研究的深入,如何寻找其等效图中关键节点越来越重要。中介中心度作为衡量图中节点重要性的主要指标,其单点的计算复杂度高达O(N3),因而成为关键节点计算问题的难点。该文在对传统的中介中心度快速算法进行分析之后,提出了一种适用于硬件设计的改进算法。同时,基于算法中各点独立、以及相邻计算间无数据依赖的特点,该文利用改进算法实现了一个流水线结构的8计算单元并行计算系统,并在FPGA上完成了硬件系统的设计和验证。通过对比8核CPU软件系统的计算时间,该文的硬件计算系统实现了4.31倍的加速比。
  • 加载中
计量
  • 文章访问数:  2940
  • HTML全文浏览量:  89
  • PDF下载量:  696
  • 被引次数: 0
出版历程
  • 收稿日期:  2011-04-14
  • 修回日期:  2011-06-23
  • 刊出日期:  2011-10-19

目录

    /

    返回文章
    返回